Members-Internal

Design and Evaluation of 2D-OASIS-NoC Matrix Processor

Background

Problem

Solution

Research goal

Design and Evaluation of 2D-OASIS-NoC Matrix Processor

Research Workflow

Step1.SN/X + Matrix Processor(9/29 finish)
Step2.SN/X + Matrix Processor + Network Interface(10/25 now)
Step3.SN/X + Matrix Processor + Network Interface + Fault tolerant Router

Papers, Theses

3D-Matrix Processor


添付ファイル: fileMakefile 2件 [詳細] fileRPS_2015_5_13.ppt 32件 [詳細] file 35件 [詳細] fileEX2.zip 9件 [詳細] fileGPIO.jpg 9件 [詳細] file 11件 [詳細] filepipeline.jpg [詳細] file 11件 [詳細] file 20件 [詳細] file 10件 [詳細] filecounter_tb.nsl 2件 [詳細] fileOASIS-Router-Design-Steps.jpg [詳細] fileEnc_TSV.pdf [詳細] file 28件 [詳細] fileCOSCOV_Hetero.pdf 9件 [詳細] filesquare.nsl [詳細] file 30件 [詳細] fileRPS_2015_2.ppt [詳細] fileFPGA_sound.zip 8件 [詳細] fileasl_template.ppt 2件 [詳細] fileRPS_2015_6_24.pdf 18件 [詳細] filelab4_outline_2015.pdf [詳細]

トップ   編集 凍結 差分 履歴 添付 複製 名前変更 リロード   新規 一覧 検索 最終更新   ヘルプ   最終更新のRSS
Last-modified: 2016-11-09 (水) 16:59:19