Shunsuke Ishikuro
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[Members-Internal]]
* Layout Design of Adaptive Prosessor [#ydb78010]
**Background [#x3e26b9a]
ムーアの法則に従い,半導体は微細化を進め,クロックサイクルタイムの短縮化や省電力化を行えていた.しかし,クロックサイクルタイムと電力に関するDennerd Scaling則への問題,電力供給に対するDark Siliconといった問題が起きている.これらを踏まえ,新しいアーキテクチャの提案が盛んになされている.
- 汎用プロセッサ: 柔軟性が高い
-- 一般的なコンピュータ.チップ面積の大部分は高速化のための回路.
-- いずれもメモリアクセスに左右され性能がでない.スケジューリングが難しい.
- ASIC: 性能が高い
-- 特定のアプリケーションに特化し高い効率を図る回路.
-- 柔軟性はきわめて低い.
- RC: 柔軟性と性能の両方を兼ね揃える
-- Reconfigurable Computing, 再構成可能コンピューティング
-- ハードウェアとソフトウェアの知識が必要で,学習コストが高い.実行前に,長い時間のかかる論理合成,配置配線が必要.
**Research Motivation and Goal[#ha610713]
これらの問題に対し高野[[(1)>#ref_takano]]がRCのひとつであるAdaptive Processor(AP)を提案した.
APの特徴として
- アプリケーション設計者がハードウェアの知識無くともデータパスを作成できる.論理合成は不要で,配置配線は実行時に動的に行われる.
- アプリーケーションは高級言語で書かれる.それをLLVM等を用いて中間言語にし,Control Data Flow Graph(CDFG)を得る.このCDFGをもとにAPコンパイラはAPの命令セットを出力する.
- 命令は,CDFGのエッジにあたるGlobal Configuration Data, ノードにあたるLocal Configuration Dataという2つに分ける.
- これら命令を元にデータパスを構成する.そのとき,動的再構成を行う.
が挙げられる.
これまでに,APのアーキテクチャの検証のためクロックサイクル精度のソフトウェアシミュレーションが行われた.また,APコンパイラのCDFGのグラフカットアルゴリズムも検討された[[(2)>#ref_idonuma]].
本研究ではチップ化にあたっての,最適なクロックサイクルタイム算出のため,RTL設計,半導体レイアウトを行う.
**Research Plan [#j182cac0]
* Conferences [#i5b14fec]
-Shunsuke Ishikuro, Toshiichi Idonuma, Shigeyuki Takano, Yuichi Okuyama, [[An Introduction to Adaptive Processor and Its Implementation>http://aslweb.u-aizu.ac.jp/aslint/index.php?plugin=attach&pcmd=open&file=AP_parthenon40_0923.pdf&refer=Shunsuke%20Ishikuro]], The 40th Parthenon Society, Sep. 2014.
* References [#o4fdcdcd]
+&aname(ref_takano); Shigeyuki Takano, Sanyo LSI Design System Soft Co., Ltd.,
[[Design and analysis of adaptive processor>http://dl.acm.org/citation.cfm?id=2133357]], ACM Transactions on Reconfigurable Technology and Systems (TRETS),Volume 5 Issue 1, March 2012, Article No. 5.
+&aname(ref_idonuma); Toshiichi Idonuma, Performance Evaluation of "Adaptive Processor" with Minimum Partitioning in CDFG, Master's Thesis, The University of Aizu, Feb. 2015.
終了行:
[[Members-Internal]]
* Layout Design of Adaptive Prosessor [#ydb78010]
**Background [#x3e26b9a]
ムーアの法則に従い,半導体は微細化を進め,クロックサイクルタイムの短縮化や省電力化を行えていた.しかし,クロックサイクルタイムと電力に関するDennerd Scaling則への問題,電力供給に対するDark Siliconといった問題が起きている.これらを踏まえ,新しいアーキテクチャの提案が盛んになされている.
- 汎用プロセッサ: 柔軟性が高い
-- 一般的なコンピュータ.チップ面積の大部分は高速化のための回路.
-- いずれもメモリアクセスに左右され性能がでない.スケジューリングが難しい.
- ASIC: 性能が高い
-- 特定のアプリケーションに特化し高い効率を図る回路.
-- 柔軟性はきわめて低い.
- RC: 柔軟性と性能の両方を兼ね揃える
-- Reconfigurable Computing, 再構成可能コンピューティング
-- ハードウェアとソフトウェアの知識が必要で,学習コストが高い.実行前に,長い時間のかかる論理合成,配置配線が必要.
**Research Motivation and Goal[#ha610713]
これらの問題に対し高野[[(1)>#ref_takano]]がRCのひとつであるAdaptive Processor(AP)を提案した.
APの特徴として
- アプリケーション設計者がハードウェアの知識無くともデータパスを作成できる.論理合成は不要で,配置配線は実行時に動的に行われる.
- アプリーケーションは高級言語で書かれる.それをLLVM等を用いて中間言語にし,Control Data Flow Graph(CDFG)を得る.このCDFGをもとにAPコンパイラはAPの命令セットを出力する.
- 命令は,CDFGのエッジにあたるGlobal Configuration Data, ノードにあたるLocal Configuration Dataという2つに分ける.
- これら命令を元にデータパスを構成する.そのとき,動的再構成を行う.
が挙げられる.
これまでに,APのアーキテクチャの検証のためクロックサイクル精度のソフトウェアシミュレーションが行われた.また,APコンパイラのCDFGのグラフカットアルゴリズムも検討された[[(2)>#ref_idonuma]].
本研究ではチップ化にあたっての,最適なクロックサイクルタイム算出のため,RTL設計,半導体レイアウトを行う.
**Research Plan [#j182cac0]
* Conferences [#i5b14fec]
-Shunsuke Ishikuro, Toshiichi Idonuma, Shigeyuki Takano, Yuichi Okuyama, [[An Introduction to Adaptive Processor and Its Implementation>http://aslweb.u-aizu.ac.jp/aslint/index.php?plugin=attach&pcmd=open&file=AP_parthenon40_0923.pdf&refer=Shunsuke%20Ishikuro]], The 40th Parthenon Society, Sep. 2014.
* References [#o4fdcdcd]
+&aname(ref_takano); Shigeyuki Takano, Sanyo LSI Design System Soft Co., Ltd.,
[[Design and analysis of adaptive processor>http://dl.acm.org/citation.cfm?id=2133357]], ACM Transactions on Reconfigurable Technology and Systems (TRETS),Volume 5 Issue 1, March 2012, Article No. 5.
+&aname(ref_idonuma); Toshiichi Idonuma, Performance Evaluation of "Adaptive Processor" with Minimum Partitioning in CDFG, Master's Thesis, The University of Aizu, Feb. 2015.
ページ名: