SFL例題
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[論理回路設計]]
*SFL例題 [#f1cd7e1e]
2007年度前期にSCCPで使用したSFLの例題。~
後半になればなるほど手抜き感がありますがスルーしてください。
:[[第1回 XORの設計>SFL例題/第1回]]|基本モジュールの定義方法、論理演算子の使用方法。
:[[第2回 ビットを並びかえる回路の設計>SFL例題/第2回]]|ビット幅のある信号の宣言と並びかえる方法、ビットの結合。
:[[第3回 ハーフアダーの設計その1>SFL例題/第3回]]|parの使用方法。
:[[第4回 ハーフアダーの設計その2>SFL例題/第4回]]|instruct(制御端子)の使用方法。
:[[第5回 ハーフアダーを用いたフルアダーの設計>SFL例題/第5回]]|サブモジュールの使用方法。
:[[第6回 マルチプレクサの設計>SFL例題/第6回]]|anyの使用方法。
:[[第7回 プライオリティエンコーダの設計>SFL例題/第7回]]|altの使用方法。
:[[第8回 レジスタを使った回路の設計>SFL例題/第8回]]|レジスタの使用方法。
:[[第9回 stageを使った回路の設計>SFL例題/第9回]]|stageの使用方法。
:[[第10回 ステートマシンの設計>SFL例題/第10回]]|stateの使用方法。
:[[第11回 パイプライン処理回路>SFL例題/第11回]]|パイプライン処理の仕組み、stageの概念とrelay処理。
----
質問、提案、要求などがあればご自由にどうぞ。
#comment
終了行:
[[論理回路設計]]
*SFL例題 [#f1cd7e1e]
2007年度前期にSCCPで使用したSFLの例題。~
後半になればなるほど手抜き感がありますがスルーしてください。
:[[第1回 XORの設計>SFL例題/第1回]]|基本モジュールの定義方法、論理演算子の使用方法。
:[[第2回 ビットを並びかえる回路の設計>SFL例題/第2回]]|ビット幅のある信号の宣言と並びかえる方法、ビットの結合。
:[[第3回 ハーフアダーの設計その1>SFL例題/第3回]]|parの使用方法。
:[[第4回 ハーフアダーの設計その2>SFL例題/第4回]]|instruct(制御端子)の使用方法。
:[[第5回 ハーフアダーを用いたフルアダーの設計>SFL例題/第5回]]|サブモジュールの使用方法。
:[[第6回 マルチプレクサの設計>SFL例題/第6回]]|anyの使用方法。
:[[第7回 プライオリティエンコーダの設計>SFL例題/第7回]]|altの使用方法。
:[[第8回 レジスタを使った回路の設計>SFL例題/第8回]]|レジスタの使用方法。
:[[第9回 stageを使った回路の設計>SFL例題/第9回]]|stageの使用方法。
:[[第10回 ステートマシンの設計>SFL例題/第10回]]|stateの使用方法。
:[[第11回 パイプライン処理回路>SFL例題/第11回]]|パイプライン処理の仕組み、stageの概念とrelay処理。
----
質問、提案、要求などがあればご自由にどうぞ。
#comment
ページ名: