OASIS-NP
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[OASIS-FMS1]]
CENTER:SIZE(50){COLOR(green){OASIS-NP: Research on Adaptive Neuro-inspired Comupting System and Platform }}
The biological brain implements massively parallel computations using a complex architecture that is different from current Von Neumann machine. Our brain is a low-power, fault-tolerant and high-performance machine! It consumes only about 20W and brain circuits continue to operate as the organism needs even when the circuit (neuron, neuroglia, etc.) is perturbed or died. Our goal in this project is to research and develop in hardware an adaptive low-power and reliable neuro-inspired manycore SoC with on-chip learning and cognitive capabilities targeted for pattern recognition and complex cognitive tasks. Our other goal is to investigate and develop a low-power and low-cost platform for running large-scale simulations of biological brains in real-time targeted for neuroscience applications. Currently, we are investigating the following problems: the communication network for neuro-inspired chips, reconfigurability and adaptability methods, fault-tolerance, and learning circuits. In addition to these two target applications, lessons learned from this project will be also used to optimize power & performance of the conventional architectures.
生物の脳は現代のノイマン型コンピュータとは異なる複雑なアーキテクチャを用いて超並列計算を行っている。ヒトの脳は低電力・障害耐性・高性能マシンといわれている。脳はわずか20Wしか消費せず、脳の回路は回路(ニューロン・神経膠など)の機能障害や、死んだときでさえ生命体の義務として動作し続ける。本プロジェクトの目的はニューロ風のメニーコアSoCを用い、順応できる低電力で信頼性の高い、回路上での学習やパターン認識や複雑な認識タスクなどを目標とする認識ハードウェアの研究及び発展することである。低電力で低コストな、ニューロサイエンスアプリケーションを目的とした生物の脳のリアルタイムでの大規模シミュレーションプラットフォームの調査・発展も目的である。現在、我々は以下の問題を調査中である。
ニューロ風回路の通信ネットワーク・再構成と適応の手法・誤り耐性学習回路
これらの2つのターゲットアプリケーションに加えて、本プロジェクトで得られたことは従来のアーキテクチャの電力と性能の最適化にも利用される予定である。
CENTER:[[&ref(ANPU.png,,150%);>http://aslweb.u-aizu.ac.jp/wiki/index.php?Research#c1473572]]
References:
-A. Ben Abdallah, [[OASIS-NP: Mimicking Neuro-inspired Architectures in Hardware>https://drive.google.com/file/d/0B2HMlO4p7SuwNUtheDVLX1Z1VUk/view?usp=sharing]], Technical Report Ref. TR-OASIS-NP-042015, ASL.
終了行:
[[OASIS-FMS1]]
CENTER:SIZE(50){COLOR(green){OASIS-NP: Research on Adaptive Neuro-inspired Comupting System and Platform }}
The biological brain implements massively parallel computations using a complex architecture that is different from current Von Neumann machine. Our brain is a low-power, fault-tolerant and high-performance machine! It consumes only about 20W and brain circuits continue to operate as the organism needs even when the circuit (neuron, neuroglia, etc.) is perturbed or died. Our goal in this project is to research and develop in hardware an adaptive low-power and reliable neuro-inspired manycore SoC with on-chip learning and cognitive capabilities targeted for pattern recognition and complex cognitive tasks. Our other goal is to investigate and develop a low-power and low-cost platform for running large-scale simulations of biological brains in real-time targeted for neuroscience applications. Currently, we are investigating the following problems: the communication network for neuro-inspired chips, reconfigurability and adaptability methods, fault-tolerance, and learning circuits. In addition to these two target applications, lessons learned from this project will be also used to optimize power & performance of the conventional architectures.
生物の脳は現代のノイマン型コンピュータとは異なる複雑なアーキテクチャを用いて超並列計算を行っている。ヒトの脳は低電力・障害耐性・高性能マシンといわれている。脳はわずか20Wしか消費せず、脳の回路は回路(ニューロン・神経膠など)の機能障害や、死んだときでさえ生命体の義務として動作し続ける。本プロジェクトの目的はニューロ風のメニーコアSoCを用い、順応できる低電力で信頼性の高い、回路上での学習やパターン認識や複雑な認識タスクなどを目標とする認識ハードウェアの研究及び発展することである。低電力で低コストな、ニューロサイエンスアプリケーションを目的とした生物の脳のリアルタイムでの大規模シミュレーションプラットフォームの調査・発展も目的である。現在、我々は以下の問題を調査中である。
ニューロ風回路の通信ネットワーク・再構成と適応の手法・誤り耐性学習回路
これらの2つのターゲットアプリケーションに加えて、本プロジェクトで得られたことは従来のアーキテクチャの電力と性能の最適化にも利用される予定である。
CENTER:[[&ref(ANPU.png,,150%);>http://aslweb.u-aizu.ac.jp/wiki/index.php?Research#c1473572]]
References:
-A. Ben Abdallah, [[OASIS-NP: Mimicking Neuro-inspired Architectures in Hardware>https://drive.google.com/file/d/0B2HMlO4p7SuwNUtheDVLX1Z1VUk/view?usp=sharing]], Technical Report Ref. TR-OASIS-NP-042015, ASL.
ページ名: