LSIデザインコンテストin沖縄2009/作業用(三浦・芳賀・本庄谷)
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[LSIデザインコンテストin沖縄2009]]
*LSIデザインコンテストin沖縄2009 [#l5e71e0b]
**目標 [#b1f254a0]
-シングルキュープロセッサの構築(できればパイプライン化)
--メモリは8bit。
--命令長は16bit。レジスタは32bit。
--レジスタサイズは256?
**メンバー [#m35470f6]
-三浦(切り込み隊長兼殿)
-芳賀(頼れない参謀)
-本庄谷(未確認秘密兵器)
**メモ [#lb24acd6]
-毎週火、水曜日にミーティングを行い、進捗確認や今後の予定を立てる。
-1/30が締め切り。(もしかしたら1/15?)
**予定 [#c1d422f9]
-11月:データパスの構築
-12月:設計、検証、パイプライン化
-1月中旬:ドキュメントの作成
**作業メモ [#v72ea0e7]
-分担(1/16)
--三浦:ドキュメント作成
--芳賀:パイプライン版キュープロセッサの設計(なんとか完成したかも)
--本庄谷:テストベンチの作成(できればコンパイラも?)
#br
-サポート命令(1/12)
--nop,hlt,ldiの追加。(実装)
--ただし、div,mulは未実装
&br;
LEFT:&ref(instruction_set.jpg);
#br
-パイプライン版データパス(1/12)
--stallの除去(必要が無くなった)。フォワーディングユニット(FWDU)の追加。各ユニットの見直し。
&br;
LEFT:&ref(data_path.jpg);
#br
-制御信号(1/12)
--nop,hlt,ldiの実装。
&br;
LEFT:&ref(control_signal.jpg);
#br
-問題点(1/18)
--今のところとくになし。
#br
-合成結果(12/26)
--Total logic elements -> 20,795 / 33,216 (63%) ( でかっ
--Total pins -> 340 / 475 (72%)
--Clock setup -> 75.76MHz (13.199ns) ( QREGが原因らしい
**参考リンク [#l79b52c2]
-[[LSI Design Cntest:http://www.lsi-contest.com/index.html]]
-[[Queue Core:http://webfs-int.u-aizu.ac.jp/~benab/research/projects/QueueCore/]]
**メモ [#p8bf8775]
気づいたことやら気になったことを書き込もー。&br;
ページを見た方ならどなたでもおーけい。どしどしあおってくださいな。
- LQHの動作を実装したほうがいいかな?(むりっぽいが -- [[芳賀]] &new{2008-12-10 (水) 10:42:56};
- conver,load,store,aset,dsetの検証が終了。nopと即値系の命令がほしいかな? -- [[芳賀]] &new{2008-12-16 (火) 00:30:41};
- ALUの検証が終了。srがうまく動作しない(切り捨てるか?)。 -- [[芳賀]] &new{2008-12-20 (土) 12:07:16};
- srが動作した。signedを設定していなかったためできなかったみたい。 -- [[芳賀]] &new{2008-12-26 (金) 00:35:38};
- いろいろと出力信号を増やして合成をかけたら、結果が出るまでに30分かかった。 -- [[芳賀]] &new{2008-12-26 (金) 00:36:43};
- compare,jumpの検証終了。nop,ldiの実装。
&br;後は即値との比較とフォワーディングを実装すればそれなりの物になるかな?その前に、ユニットの見直しをしたいなー。 -- [[芳賀]] &new{2009-01-06 (火) 02:13:03};
- div,mul以外の命令の動作確認が終了。&br;後はバブルソートのプログラムが動けばおーけい。 -- [[芳賀]] &new{2009-01-12 (月) 23:15:18};
- シミュレーション、ドキュメント作成が終わらず、提出ができなかった。~
パルテノンの方はこうならないよう、しっかりと予定を立てて行おう。
終了行:
[[LSIデザインコンテストin沖縄2009]]
*LSIデザインコンテストin沖縄2009 [#l5e71e0b]
**目標 [#b1f254a0]
-シングルキュープロセッサの構築(できればパイプライン化)
--メモリは8bit。
--命令長は16bit。レジスタは32bit。
--レジスタサイズは256?
**メンバー [#m35470f6]
-三浦(切り込み隊長兼殿)
-芳賀(頼れない参謀)
-本庄谷(未確認秘密兵器)
**メモ [#lb24acd6]
-毎週火、水曜日にミーティングを行い、進捗確認や今後の予定を立てる。
-1/30が締め切り。(もしかしたら1/15?)
**予定 [#c1d422f9]
-11月:データパスの構築
-12月:設計、検証、パイプライン化
-1月中旬:ドキュメントの作成
**作業メモ [#v72ea0e7]
-分担(1/16)
--三浦:ドキュメント作成
--芳賀:パイプライン版キュープロセッサの設計(なんとか完成したかも)
--本庄谷:テストベンチの作成(できればコンパイラも?)
#br
-サポート命令(1/12)
--nop,hlt,ldiの追加。(実装)
--ただし、div,mulは未実装
&br;
LEFT:&ref(instruction_set.jpg);
#br
-パイプライン版データパス(1/12)
--stallの除去(必要が無くなった)。フォワーディングユニット(FWDU)の追加。各ユニットの見直し。
&br;
LEFT:&ref(data_path.jpg);
#br
-制御信号(1/12)
--nop,hlt,ldiの実装。
&br;
LEFT:&ref(control_signal.jpg);
#br
-問題点(1/18)
--今のところとくになし。
#br
-合成結果(12/26)
--Total logic elements -> 20,795 / 33,216 (63%) ( でかっ
--Total pins -> 340 / 475 (72%)
--Clock setup -> 75.76MHz (13.199ns) ( QREGが原因らしい
**参考リンク [#l79b52c2]
-[[LSI Design Cntest:http://www.lsi-contest.com/index.html]]
-[[Queue Core:http://webfs-int.u-aizu.ac.jp/~benab/research/projects/QueueCore/]]
**メモ [#p8bf8775]
気づいたことやら気になったことを書き込もー。&br;
ページを見た方ならどなたでもおーけい。どしどしあおってくださいな。
- LQHの動作を実装したほうがいいかな?(むりっぽいが -- [[芳賀]] &new{2008-12-10 (水) 10:42:56};
- conver,load,store,aset,dsetの検証が終了。nopと即値系の命令がほしいかな? -- [[芳賀]] &new{2008-12-16 (火) 00:30:41};
- ALUの検証が終了。srがうまく動作しない(切り捨てるか?)。 -- [[芳賀]] &new{2008-12-20 (土) 12:07:16};
- srが動作した。signedを設定していなかったためできなかったみたい。 -- [[芳賀]] &new{2008-12-26 (金) 00:35:38};
- いろいろと出力信号を増やして合成をかけたら、結果が出るまでに30分かかった。 -- [[芳賀]] &new{2008-12-26 (金) 00:36:43};
- compare,jumpの検証終了。nop,ldiの実装。
&br;後は即値との比較とフォワーディングを実装すればそれなりの物になるかな?その前に、ユニットの見直しをしたいなー。 -- [[芳賀]] &new{2009-01-06 (火) 02:13:03};
- div,mul以外の命令の動作確認が終了。&br;後はバブルソートのプログラムが動けばおーけい。 -- [[芳賀]] &new{2009-01-12 (月) 23:15:18};
- シミュレーション、ドキュメント作成が終わらず、提出ができなかった。~
パルテノンの方はこうならないよう、しっかりと予定を立てて行おう。
ページ名: