木目沢/春プロ/第2回
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[木目沢/春のプロジェクト]]
*第2回 4ビット加算器を設計しよう [#deb2ad78]
#contents
**4ビット加算器の設計 [#z9288ddb]
***assign文とalways文の違い [#lc33b84f]
-レジスタ宣言
--assign文とalways文 同じ~
reg文を使って変数をレジスタ型変数として宣言
-always内の代入文の左辺
--レジスタ宣言(reg)で宣言されたレジスタ型変数
-assign内の代入文の左辺
--ネット宣言(wire)で宣言されたネット型変数
***4ビット加算器を3通りの方法で記述 [#udd452f6]
-それぞれの記述方法の違い
--すべての信号線の論理を定義する方法(最も原始的)
---すべての信号線をassign文で定義
--既に設計したモジュールを部品として利用する方法(モジュール・インスタンス化)
---既に設計したモジュールはassign文を用いたものでもalways文を用いたものでも構わない
--算術演算子を用いる方法
---算術演算子を用いる~
always文を用いたものでもassign文を用いたものでも構わない
**補数表現 [#iae1f17c]
***符合付き2進数 [#f7e4cd99]
-1の補数
--ビット列の各ビットを反転したもの。
-2の補数
--ビット列の各ビットを反転し、1を加算したもの。
終了行:
[[木目沢/春のプロジェクト]]
*第2回 4ビット加算器を設計しよう [#deb2ad78]
#contents
**4ビット加算器の設計 [#z9288ddb]
***assign文とalways文の違い [#lc33b84f]
-レジスタ宣言
--assign文とalways文 同じ~
reg文を使って変数をレジスタ型変数として宣言
-always内の代入文の左辺
--レジスタ宣言(reg)で宣言されたレジスタ型変数
-assign内の代入文の左辺
--ネット宣言(wire)で宣言されたネット型変数
***4ビット加算器を3通りの方法で記述 [#udd452f6]
-それぞれの記述方法の違い
--すべての信号線の論理を定義する方法(最も原始的)
---すべての信号線をassign文で定義
--既に設計したモジュールを部品として利用する方法(モジュール・インスタンス化)
---既に設計したモジュールはassign文を用いたものでもalways文を用いたものでも構わない
--算術演算子を用いる方法
---算術演算子を用いる~
always文を用いたものでもassign文を用いたものでも構わない
**補数表現 [#iae1f17c]
***符合付き2進数 [#f7e4cd99]
-1の補数
--ビット列の各ビットを反転したもの。
-2の補数
--ビット列の各ビットを反転し、1を加算したもの。
ページ名: