猪狩/Related Works
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[猪狩/研究]]
*Reconfigurable Devices [#gdc04a59]
**Virtexシリーズ (XILINX) [#hc1906bc]
Virtex-II, Virtex-II Pro, Virtex-4, Virtex-5, Virtex-6
***特徴 [#r4d2d113]
-再構成アーキテクチャ
--LUTベース、16-CLB単位の領域を指定可能(Virtex-4以降)
-切り替え方式
--コンフィギュレーション・メモリをFPGA内部から部分的に書き換えるための専用ポート"ICAP"を使用
-切り替え時間
--部分再構成モジュールの大きさに依存
-開発環境
--配置配線ツールPlanAheadを使用
***参考文献 [#aed82d35]
-産業技術総合研究所
--[[動的部分再構成による回路規模と消費電力の削減についての一考察:http://ci.nii.ac.jp/naid/110006624725]]
--[[部分再構成システムにおけるAES-GCMを用いたビットストリームの秘匿と認証:http://www.ieice.org/ken/paper/20080522da3d/]]
--[[Bitstream encryption and authentication with AES-GCM in dynamically reconfigurable systems:http://staff.aist.go.jp/hori.y/articles/hori_fpl08.pdf]]
--[[A Secure Content Delivery System Based on a Partially Reconfigurable FPGA:http://staff.aist.go.jp/hori.y/articles/hori_icss07_web.pdf]]
-熊本大学
--[[動的部分再構成技術を用いたJPEGデコーダの機能分割実装:http://ci.nii.ac.jp/naid/110006624744]]
-その他
--[[Using Partial-Run-Time Reconfigurable Hardware to accelerate Video Processing in Driver Assistance System:http://www.cecs.uci.edu/~papers/date07/PAPERS/2007/DATE07/PDFFILES/04.2_5.PDF]]
--[[Dynamic and partial FPGA exploitation:http://www.gstitt.ece.ufl.edu/courses/spring09/eel4930_5934/reading/pr.pdf]]
--[[Dynamic fault tolerance in FPGAs via partial reconfiguration:http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=903403&abstractAccess=no&userType=inst]]
--[[Software radio and dynamic reconfiguration on a DSP/FPGA platform:http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.120.2534&rep=rep1&type=pdf]]
**DAPDNAシリーズ (IPFLEX, TOKYO KEIKI) [#h566c050]
DAPDNA, DAPDNA-2, DAPDNA-IMX
***特徴 [#f60b4087]
-再構成アーキテクチャ
--16-bit PE x 955, ALU x 432 (DAPDNA-IMX)
-切り替え方式
--マルチコンテキスト方式
-切り替え時間
--1clk
-開発環境
--DAP(RISCプロセッサ)とDNA(動的再構成プロセッサ)の設計、デバッグ機能が統合された環境である"DAPDNA-FW ll"によりシミュレータおよび実機でのデバッグをサポートされる。
***参考文献 [#ycce79a4]
-IP FLEX
--[[Implementation of dynamically reconfigurable processor DAPDNA-2:http://ieeexplore.ieee.org/Xplore/defdeny.jsp?url=http%3A%2F%2Fieeexplore.ieee.org%2Fstamp%2Fstamp.jsp%3Ftp%3D%26arnumber%3D1500086&denyReason=-133&arnumber=1500086&productsMatched=null&userType=inst]]
-TOKYO KEIKI
--[[DAPDNA アーキテクチャ:http://www.tokyo-keiki.co.jp/hyd/j/products/dapdna_index.html]]
--[[(Tech-On!記事)【CEATEC】東京計器のDAPDNA,次世代版の開発が再開へ,65nm世代にシュリンク:http://techon.nikkeibp.co.jp/article/NEWS/20101006/186252/]]
-筑波大学
--[[Dynamic reconfiguration system for real-time video processing:http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=5272364&abstractAccess=no&userType=inst]]
-岡山大学
--[[動的再構成可能プロセッサDAPDNA-2へのアプリケーション実装手法の比較・評価:http://ci.nii.ac.jp/naid/110007386743]]
--[[動的再構成可能プロセッサへのJPEGエンコーダの実装と評価:http://ci.nii.ac.jp/naid/110007086885]]
**DRP (NEC) [#z0df030b]
DRP-1
***特徴 [#z459c8a9]
-再構成アーキテクチャ
--8-bit PE (8x8)
---1-PE = 8-bit ALU & Data Management Unit & Flip Flop & Register File
-切り替え方式
--マルチコンテキスト方式
-切り替え時間
--1clk
-開発環境
--C言語ベース開発環境
***参考文献 [#y2b7c5c5]
-NEC
--[[動的再構成可能プロセッサDRPとC言語ベース開発環境:http://ci.nii.ac.jp/naid/110003493773]]
--[[動的再構成可能チップDRPのCコンパイラ:http://ci.nii.ac.jp/naid/110002665616]]
-慶応大学
--[[Implementing and Evaluating Stream Applications on the Dynamically Reconfigurable Processor:http://www.am.ics.keio.ac.jp/members/hunga/muccra/papers/kurotaki_fccm_2004.pdf]]
--[[動的リコンフィギャラブルプロセッサを用いた動画アプリケーションの機能分割実装:http://ci.nii.ac.jp/naid/110004741133/ja/]]
--[[リコンフィギャラブルプロセッサDRP-1 上でのAES-CBC の実装:http://www.am.ics.keio.ac.jp/proj/wasmii/papers/shohei_reconf_2004.pdf]]
--[[ストリームアプリケーションを用いたマルチコアDRPの性能評価:http://ci.nii.ac.jp/naid/110005716985]]
-北陸大学
--[[動的リコンフィギャラブルプロセッサにおける並列タスクのデータ転送を隠ぺいするための効果的な処理法:http://ci.nii.ac.jp/naid/110007482407]]
**STP Engine(NEC) [#g48a9eaf]
ストリーム処理向け
***特徴 [#jab6e194]
-再構成アーキテクチャ
--8-bit PE (256)
-切り替え方式
--マルチコンテキスト方式
-切り替え時間
--1clk
-開発環境
--C言語ベース開発環境
***参考文献 [#p0463633]
-NEC, RENESAS
--[[(Tech-On!記事)夢から覚めたNECエレのDRP,動作合成との連携プレイで製品に搭載へ:http://techon.nikkeibp.co.jp/article/NEWS/20081119/161429/?ST=edaonline]]
--[[ストリーム処理に最適なシステムLSIの開発について:http://www2.renesas.com/news/ja/archive/0811/1902.html]]
--[[STP(Stream Transpose®)エンジンのご紹介:http://www2.renesas.com/programmable/ja/product/stp/index.html]]
--[[CベースプログラマブルHWコア「STPエンジン」の現状と展望:http://ci.nii.ac.jp/naid/110007110456]]
**VME (SONY) [#e18954d1]
***特徴 [#u3050d68]
詳細不明
***参考文献 [#p2aaf1c1]
-[[Virtual Mobile Engine(VME)“変身するLSI”が、超低消費電力・多機能化を実現:http://www.sony.co.jp/Products/SC-HP/cx_pal/vol66/pdf/sideview.pdf]]
**D-Fabrix (Panasonic, Elixent) [#f6265c5f]
***特徴 [#w91f481b]
-再構成アーキテクチャ
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#v6a51044]
-[[松下電器,リコンフィギュラブル・プロセサ技術を英Elixentから買収:http://techon.nikkeibp.co.jp/article/NEWS/20060719/119254/]]
**FlexSword (TOSHIBA)[#w81c6418]
H.264などのストリーム処理向け
***特徴 [#q6dcec4e]
-再構成アーキテクチャ
--ALUマトリクス型(16-bit x 8-way x 5-pipeline)
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#vae5a0d7]
-TOSHIBA
--[[Mapping method for dynamically reconfigurable architecture:http://portal.acm.org/citation.cfm?id=1509633.1509803]]
--[[メディア処理向け動的再構成可能LSIの自動コード生成手法:http://www.toshiba.co.jp/tech/review/2008/12/63_12pdf/f01.pdf]]
--[[動的再構成アーキテクチャ FlexSword™ 用コンパイラ:http://www.toshiba.co.jp/rdc/rd/fields/09_t16.htm]]
**カーチューナ向けリコンフィギュラブルアーキテクチャ (SANYO) [#tc9f7aa0]
***特徴 [#z07dbe9d]
-再構成アーキテクチャ
--ALUマトリクス型(24-bit x 6-way x 4-pipeline)
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#jf394d19]
-SANYO
--[[情報家電向け小型リコンフィギュラブルデバイス:http://sanyo.com/technical_review/jp/no77/pdf/7709.pdf]]
--[[ALUの接続を制限したアレー型リコンフィギャラブルアーキテクチャ:http://ci.nii.ac.jp/naid/110007482402]]
--[[カーチューナ向けリコンフィギュラブルアーキテクチャ:http://ci.nii.ac.jp/naid/110006420392]]
**VLC/Dプロセッサ (MITSUBISHI) [#i97b74e7]
「VLC/D(可変長符号化/復号化処理)」向け
***特徴 [#b03f0e68]
-再構成アーキテクチャ
--ALUマトリクス型(24-bit x 6-way x 4-pipe x 3-core)
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#re265ec1]
-
**FE-GA (HITACHI) [#b4f68e3b]
***特徴 [#m0450f75]
-再構成アーキテクチャ
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#scd9f70e]
-
**PA3 (RENESAS) [#o670432c]
***特徴 [#rb43c965]
-再構成アーキテクチャ
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#ra7ff4ce]
-[[A reconfigurable microcomputer system with PA3:http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=4425712&abstractAccess=no&userType=inst]]
**MuCCRA (Keio Univ.) [#b38fe1b4]
MuCCRA-1, MuCCRA-2, MuCCRA-3, MuCCRA-D, MuCCRA-Cube
***特徴 [#j06309be]
-再構成アーキテクチャ
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#q55ed899]
-慶応大
--[[MuCCRAプロジェクト:http://www.am.ics.keio.ac.jp/members/hunga/muccra/MuCCRAproj.htm]]
**MXPシリーズ(Intel, Xerox) [#rb90d667]
MXP5800, MXP5400
***特徴 [#jbb6d158]
-再構成アーキテクチャ(MXP5800)
--8 MIMD processing engines connected by a streaming mesh
--Each MIMD engine has five 16-bit ALUs with dual MAC units
---Total of 40 ALUs & 16 MACs
--36 channels of DMA supporting dual banks of DDR
--PCI and Expansion Interfaces for data movement
--Hardware assist for filtering and compression
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#qd46d3af]
-富士ゼロックス
--[[リアルタイム画像処理システムの構築:http://ci.nii.ac.jp/naid/110005716973]]
--[[画像処理適合性から見たデジタル・メディア・プロセッサと動的再構成可能プロセッサの技術比較:http://ci.nii.ac.jp/naid/110006535130]]
--[[JPEG Encoding on the Intel MXP5800: A Platform-Based Design Case Study:http://www.google.co.jp/url?sa=t&source=web&cd=2&ved=0CB4QFjAB&url=http%3A%2F%2Fchess.eecs.berkeley.edu%2Fpubs%2F95%2Fr_47_camera_ready.pdf&ei=vU6-TPHqL9OccdCn2O4N&usg=AFQjCNFMvROitC2qq252mhDDIbLfwdUkTg&sig2=BXHkM_a8DibkwckbE-xsxw]]
--[[Architecture of the Intel® MXP5800 Digital Media Processor:http://www.hotchips.org/archives/hc16/2_Mon/14_HC16_Sess3_Pres2_bw.pdf]]
**ACM (QuickSilver Technology) [#g0c4875a]
***参考文献 [#t7bc7115]
-QuickSilver Technology
--[[(Tech-On!記事) QuickSilver社がダイナミック・リコンフィギュアラブル技術でテコ入れ:http://techon.nikkeibp.co.jp/members/NEWS/20040128/101745/]]
**MARIC (AOI Technology) [#o02039d0]
***参考文献 [#r8f6bfd5]
-AOI Technology
--[[(Tech-On!記事)【ESEC】AOIテクノロジーがSIMDを基にしたマルチコア型アーキテクチャを開発:http://techon.nikkeibp.co.jp/article/NEWS/20060629/118726/]]
**??? (Chameleon Systems) [#a7b76b8d]
*参考資料 [#pd40bc12]
-日経エレクトロニクス2009-7-27「やわらかくなるLSI」
-[[最近のリコンフィギャラブルシステム,動的リコンフィギャラブルシステムの動向:http://www.am.ics.keio.ac.jp/proj/wasmii/papers/amano_sr_2005.pdf]]
-[[リコンフィギャラブルシステム最新情報(プレゼン):http://www.hpcc.jp/sacsis/2004/include/amano-sacsis.pdf]]
-
終了行:
[[猪狩/研究]]
*Reconfigurable Devices [#gdc04a59]
**Virtexシリーズ (XILINX) [#hc1906bc]
Virtex-II, Virtex-II Pro, Virtex-4, Virtex-5, Virtex-6
***特徴 [#r4d2d113]
-再構成アーキテクチャ
--LUTベース、16-CLB単位の領域を指定可能(Virtex-4以降)
-切り替え方式
--コンフィギュレーション・メモリをFPGA内部から部分的に書き換えるための専用ポート"ICAP"を使用
-切り替え時間
--部分再構成モジュールの大きさに依存
-開発環境
--配置配線ツールPlanAheadを使用
***参考文献 [#aed82d35]
-産業技術総合研究所
--[[動的部分再構成による回路規模と消費電力の削減についての一考察:http://ci.nii.ac.jp/naid/110006624725]]
--[[部分再構成システムにおけるAES-GCMを用いたビットストリームの秘匿と認証:http://www.ieice.org/ken/paper/20080522da3d/]]
--[[Bitstream encryption and authentication with AES-GCM in dynamically reconfigurable systems:http://staff.aist.go.jp/hori.y/articles/hori_fpl08.pdf]]
--[[A Secure Content Delivery System Based on a Partially Reconfigurable FPGA:http://staff.aist.go.jp/hori.y/articles/hori_icss07_web.pdf]]
-熊本大学
--[[動的部分再構成技術を用いたJPEGデコーダの機能分割実装:http://ci.nii.ac.jp/naid/110006624744]]
-その他
--[[Using Partial-Run-Time Reconfigurable Hardware to accelerate Video Processing in Driver Assistance System:http://www.cecs.uci.edu/~papers/date07/PAPERS/2007/DATE07/PDFFILES/04.2_5.PDF]]
--[[Dynamic and partial FPGA exploitation:http://www.gstitt.ece.ufl.edu/courses/spring09/eel4930_5934/reading/pr.pdf]]
--[[Dynamic fault tolerance in FPGAs via partial reconfiguration:http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=903403&abstractAccess=no&userType=inst]]
--[[Software radio and dynamic reconfiguration on a DSP/FPGA platform:http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.120.2534&rep=rep1&type=pdf]]
**DAPDNAシリーズ (IPFLEX, TOKYO KEIKI) [#h566c050]
DAPDNA, DAPDNA-2, DAPDNA-IMX
***特徴 [#f60b4087]
-再構成アーキテクチャ
--16-bit PE x 955, ALU x 432 (DAPDNA-IMX)
-切り替え方式
--マルチコンテキスト方式
-切り替え時間
--1clk
-開発環境
--DAP(RISCプロセッサ)とDNA(動的再構成プロセッサ)の設計、デバッグ機能が統合された環境である"DAPDNA-FW ll"によりシミュレータおよび実機でのデバッグをサポートされる。
***参考文献 [#ycce79a4]
-IP FLEX
--[[Implementation of dynamically reconfigurable processor DAPDNA-2:http://ieeexplore.ieee.org/Xplore/defdeny.jsp?url=http%3A%2F%2Fieeexplore.ieee.org%2Fstamp%2Fstamp.jsp%3Ftp%3D%26arnumber%3D1500086&denyReason=-133&arnumber=1500086&productsMatched=null&userType=inst]]
-TOKYO KEIKI
--[[DAPDNA アーキテクチャ:http://www.tokyo-keiki.co.jp/hyd/j/products/dapdna_index.html]]
--[[(Tech-On!記事)【CEATEC】東京計器のDAPDNA,次世代版の開発が再開へ,65nm世代にシュリンク:http://techon.nikkeibp.co.jp/article/NEWS/20101006/186252/]]
-筑波大学
--[[Dynamic reconfiguration system for real-time video processing:http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=5272364&abstractAccess=no&userType=inst]]
-岡山大学
--[[動的再構成可能プロセッサDAPDNA-2へのアプリケーション実装手法の比較・評価:http://ci.nii.ac.jp/naid/110007386743]]
--[[動的再構成可能プロセッサへのJPEGエンコーダの実装と評価:http://ci.nii.ac.jp/naid/110007086885]]
**DRP (NEC) [#z0df030b]
DRP-1
***特徴 [#z459c8a9]
-再構成アーキテクチャ
--8-bit PE (8x8)
---1-PE = 8-bit ALU & Data Management Unit & Flip Flop & Register File
-切り替え方式
--マルチコンテキスト方式
-切り替え時間
--1clk
-開発環境
--C言語ベース開発環境
***参考文献 [#y2b7c5c5]
-NEC
--[[動的再構成可能プロセッサDRPとC言語ベース開発環境:http://ci.nii.ac.jp/naid/110003493773]]
--[[動的再構成可能チップDRPのCコンパイラ:http://ci.nii.ac.jp/naid/110002665616]]
-慶応大学
--[[Implementing and Evaluating Stream Applications on the Dynamically Reconfigurable Processor:http://www.am.ics.keio.ac.jp/members/hunga/muccra/papers/kurotaki_fccm_2004.pdf]]
--[[動的リコンフィギャラブルプロセッサを用いた動画アプリケーションの機能分割実装:http://ci.nii.ac.jp/naid/110004741133/ja/]]
--[[リコンフィギャラブルプロセッサDRP-1 上でのAES-CBC の実装:http://www.am.ics.keio.ac.jp/proj/wasmii/papers/shohei_reconf_2004.pdf]]
--[[ストリームアプリケーションを用いたマルチコアDRPの性能評価:http://ci.nii.ac.jp/naid/110005716985]]
-北陸大学
--[[動的リコンフィギャラブルプロセッサにおける並列タスクのデータ転送を隠ぺいするための効果的な処理法:http://ci.nii.ac.jp/naid/110007482407]]
**STP Engine(NEC) [#g48a9eaf]
ストリーム処理向け
***特徴 [#jab6e194]
-再構成アーキテクチャ
--8-bit PE (256)
-切り替え方式
--マルチコンテキスト方式
-切り替え時間
--1clk
-開発環境
--C言語ベース開発環境
***参考文献 [#p0463633]
-NEC, RENESAS
--[[(Tech-On!記事)夢から覚めたNECエレのDRP,動作合成との連携プレイで製品に搭載へ:http://techon.nikkeibp.co.jp/article/NEWS/20081119/161429/?ST=edaonline]]
--[[ストリーム処理に最適なシステムLSIの開発について:http://www2.renesas.com/news/ja/archive/0811/1902.html]]
--[[STP(Stream Transpose®)エンジンのご紹介:http://www2.renesas.com/programmable/ja/product/stp/index.html]]
--[[CベースプログラマブルHWコア「STPエンジン」の現状と展望:http://ci.nii.ac.jp/naid/110007110456]]
**VME (SONY) [#e18954d1]
***特徴 [#u3050d68]
詳細不明
***参考文献 [#p2aaf1c1]
-[[Virtual Mobile Engine(VME)“変身するLSI”が、超低消費電力・多機能化を実現:http://www.sony.co.jp/Products/SC-HP/cx_pal/vol66/pdf/sideview.pdf]]
**D-Fabrix (Panasonic, Elixent) [#f6265c5f]
***特徴 [#w91f481b]
-再構成アーキテクチャ
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#v6a51044]
-[[松下電器,リコンフィギュラブル・プロセサ技術を英Elixentから買収:http://techon.nikkeibp.co.jp/article/NEWS/20060719/119254/]]
**FlexSword (TOSHIBA)[#w81c6418]
H.264などのストリーム処理向け
***特徴 [#q6dcec4e]
-再構成アーキテクチャ
--ALUマトリクス型(16-bit x 8-way x 5-pipeline)
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#vae5a0d7]
-TOSHIBA
--[[Mapping method for dynamically reconfigurable architecture:http://portal.acm.org/citation.cfm?id=1509633.1509803]]
--[[メディア処理向け動的再構成可能LSIの自動コード生成手法:http://www.toshiba.co.jp/tech/review/2008/12/63_12pdf/f01.pdf]]
--[[動的再構成アーキテクチャ FlexSword™ 用コンパイラ:http://www.toshiba.co.jp/rdc/rd/fields/09_t16.htm]]
**カーチューナ向けリコンフィギュラブルアーキテクチャ (SANYO) [#tc9f7aa0]
***特徴 [#z07dbe9d]
-再構成アーキテクチャ
--ALUマトリクス型(24-bit x 6-way x 4-pipeline)
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#jf394d19]
-SANYO
--[[情報家電向け小型リコンフィギュラブルデバイス:http://sanyo.com/technical_review/jp/no77/pdf/7709.pdf]]
--[[ALUの接続を制限したアレー型リコンフィギャラブルアーキテクチャ:http://ci.nii.ac.jp/naid/110007482402]]
--[[カーチューナ向けリコンフィギュラブルアーキテクチャ:http://ci.nii.ac.jp/naid/110006420392]]
**VLC/Dプロセッサ (MITSUBISHI) [#i97b74e7]
「VLC/D(可変長符号化/復号化処理)」向け
***特徴 [#b03f0e68]
-再構成アーキテクチャ
--ALUマトリクス型(24-bit x 6-way x 4-pipe x 3-core)
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#re265ec1]
-
**FE-GA (HITACHI) [#b4f68e3b]
***特徴 [#m0450f75]
-再構成アーキテクチャ
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#scd9f70e]
-
**PA3 (RENESAS) [#o670432c]
***特徴 [#rb43c965]
-再構成アーキテクチャ
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#ra7ff4ce]
-[[A reconfigurable microcomputer system with PA3:http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=4425712&abstractAccess=no&userType=inst]]
**MuCCRA (Keio Univ.) [#b38fe1b4]
MuCCRA-1, MuCCRA-2, MuCCRA-3, MuCCRA-D, MuCCRA-Cube
***特徴 [#j06309be]
-再構成アーキテクチャ
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#q55ed899]
-慶応大
--[[MuCCRAプロジェクト:http://www.am.ics.keio.ac.jp/members/hunga/muccra/MuCCRAproj.htm]]
**MXPシリーズ(Intel, Xerox) [#rb90d667]
MXP5800, MXP5400
***特徴 [#jbb6d158]
-再構成アーキテクチャ(MXP5800)
--8 MIMD processing engines connected by a streaming mesh
--Each MIMD engine has five 16-bit ALUs with dual MAC units
---Total of 40 ALUs & 16 MACs
--36 channels of DMA supporting dual banks of DDR
--PCI and Expansion Interfaces for data movement
--Hardware assist for filtering and compression
-切り替え方式
-切り替え時間
-開発環境
***参考文献 [#qd46d3af]
-富士ゼロックス
--[[リアルタイム画像処理システムの構築:http://ci.nii.ac.jp/naid/110005716973]]
--[[画像処理適合性から見たデジタル・メディア・プロセッサと動的再構成可能プロセッサの技術比較:http://ci.nii.ac.jp/naid/110006535130]]
--[[JPEG Encoding on the Intel MXP5800: A Platform-Based Design Case Study:http://www.google.co.jp/url?sa=t&source=web&cd=2&ved=0CB4QFjAB&url=http%3A%2F%2Fchess.eecs.berkeley.edu%2Fpubs%2F95%2Fr_47_camera_ready.pdf&ei=vU6-TPHqL9OccdCn2O4N&usg=AFQjCNFMvROitC2qq252mhDDIbLfwdUkTg&sig2=BXHkM_a8DibkwckbE-xsxw]]
--[[Architecture of the Intel® MXP5800 Digital Media Processor:http://www.hotchips.org/archives/hc16/2_Mon/14_HC16_Sess3_Pres2_bw.pdf]]
**ACM (QuickSilver Technology) [#g0c4875a]
***参考文献 [#t7bc7115]
-QuickSilver Technology
--[[(Tech-On!記事) QuickSilver社がダイナミック・リコンフィギュアラブル技術でテコ入れ:http://techon.nikkeibp.co.jp/members/NEWS/20040128/101745/]]
**MARIC (AOI Technology) [#o02039d0]
***参考文献 [#r8f6bfd5]
-AOI Technology
--[[(Tech-On!記事)【ESEC】AOIテクノロジーがSIMDを基にしたマルチコア型アーキテクチャを開発:http://techon.nikkeibp.co.jp/article/NEWS/20060629/118726/]]
**??? (Chameleon Systems) [#a7b76b8d]
*参考資料 [#pd40bc12]
-日経エレクトロニクス2009-7-27「やわらかくなるLSI」
-[[最近のリコンフィギャラブルシステム,動的リコンフィギャラブルシステムの動向:http://www.am.ics.keio.ac.jp/proj/wasmii/papers/amano_sr_2005.pdf]]
-[[リコンフィギャラブルシステム最新情報(プレゼン):http://www.hpcc.jp/sacsis/2004/include/amano-sacsis.pdf]]
-
ページ名: