猪狩/日誌/2010-09-12
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[猪狩/日誌]]&br;&br;
雷で起きた・・・
-研究
//--DMA転送タイムラグの原因究明
//---バス調停に問題?
//--アプリケーション
//---行列演算(4x4)
//--[[PR命令の策定>猪狩/PR命令の策定]]
--[[PR Controllerの設計>猪狩/PR Controllerの設計]]
---CIPウィザードでIPIFを生成
&br;>インターフェイス確認
&br;>>[input] Bus2IP_Clk, Bus2IP_Reset, Bus2IP_Addr, Bus2IP_Data, Bus2IP_BE, Bus2IP_RdCE, Bus2IP_WrCE
&br;>>[output] IP2Bus_Data, IP2Bus_RdAck, IP2Bus_WrAck, IP2Bus_Error
&br;>ユーザーロジックの変更方法
&br;>>'''xps_project_name'''/pcores/'''user_logic_name'''/hdl/verilog/user_logic.v内を書き換える。
---CIPウィザードでFSLを生成
&br;>インターフェイス確認
&br;>>[input] FSL_Clk, FSL_Rst, FSL_S_Data, FSL_S_Control, FSL_S_Exists, FSL_M_Full
&br;>>[output] FSL_S_CLk, FSL_S_Read, FSL_M_Clk, FSL_M_Write, FSL_M_Data, FSL_M_Control
&br;>ユーザーロジックの変更方法
&br;>>'''xps_project_name'''/pcores/'''user_logic_name'''/hdl/verilog/'''user_logic_name'''.v内を書き換える。
---XPSでIPIFとFSLが同一モジュールから認識できるか確認
&br;>
//--[[修士論文の概要>猪狩/修士論文の概要]]
終了行:
[[猪狩/日誌]]&br;&br;
雷で起きた・・・
-研究
//--DMA転送タイムラグの原因究明
//---バス調停に問題?
//--アプリケーション
//---行列演算(4x4)
//--[[PR命令の策定>猪狩/PR命令の策定]]
--[[PR Controllerの設計>猪狩/PR Controllerの設計]]
---CIPウィザードでIPIFを生成
&br;>インターフェイス確認
&br;>>[input] Bus2IP_Clk, Bus2IP_Reset, Bus2IP_Addr, Bus2IP_Data, Bus2IP_BE, Bus2IP_RdCE, Bus2IP_WrCE
&br;>>[output] IP2Bus_Data, IP2Bus_RdAck, IP2Bus_WrAck, IP2Bus_Error
&br;>ユーザーロジックの変更方法
&br;>>'''xps_project_name'''/pcores/'''user_logic_name'''/hdl/verilog/user_logic.v内を書き換える。
---CIPウィザードでFSLを生成
&br;>インターフェイス確認
&br;>>[input] FSL_Clk, FSL_Rst, FSL_S_Data, FSL_S_Control, FSL_S_Exists, FSL_M_Full
&br;>>[output] FSL_S_CLk, FSL_S_Read, FSL_M_Clk, FSL_M_Write, FSL_M_Data, FSL_M_Control
&br;>ユーザーロジックの変更方法
&br;>>'''xps_project_name'''/pcores/'''user_logic_name'''/hdl/verilog/'''user_logic_name'''.v内を書き換える。
---XPSでIPIFとFSLが同一モジュールから認識できるか確認
&br;>
//--[[修士論文の概要>猪狩/修士論文の概要]]
ページ名: