猪狩/研究
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[猪狩]]
*研究の概要 [#mb134550]
**動的部分再構成 [#ma80d736]
本研究では、XILINX社製の一部のFPGAに搭載された動的部分再構成(Dynamic Partial Reconfiguration, DPR)機能を使用したプロセッサアーキテクチャを提案する。&br;
DPRを用いることにより、演算を停止することなく回路の特定部分を書き換えることができ、SoCにおける回路規模や設計コストの増大という問題を解決することが期待されている。
*発表論文 [#p303b9de]
**卒業論文 [#c9f2acb1]
:Implementation of Dynamic Instruction Set Computer using Dynamic Partial Reconfiguration Technology&ref(s1130014.pdf);|動的部分再構成技術を用いた動的命令セットコンピュータの実装
**[[RECONF研究会:http://www.ieice.org/ken/program/index.php?tgs_regid=1732ec061ce22d19b1f44ba181dfe8e31312da622862aff1edc5cd74562d9732&tgid=IEICE-RECONF&lang=]] [[(2011/01/17-18開催):http://www.ieice.org/ken/program/index.php?tgs_regid=1732ec061ce22d19b1f44ba181dfe8e31312da622862aff1edc5cd74562d9732&tgid=IEICE-RECONF&lang=]] [#i00698d1]
:マルチアクセラレータ型動的再構成プロセッサの実装&ref(m5131140_reconf.pdf);|Implementation of Dynamically Reconfigurable Processor with Multi-Accelerator
**修士論文 [#ze2286c3]
:Research on Dynamically Reconfigurable Processor Architecture with Multi-Accelerator&ref(m5131140_final_double.pdf);|マルチアクセラレータ型動的再構成可能プロセッサアーキテクチャに関する研究
***メモ用ページ [#b19b6e08]
[[Related Works>猪狩/Related Works]]&br;
[[PR Controller>猪狩/PR Controller]]&br;
[[PR Accelerator>猪狩/PR Accelerator]]&br;
[[Evaluation>猪狩/Evaluation]]&br;
[[IPIF-DMA Controller>猪狩/IPIF-DMA Controller]]&br;
終了行:
[[猪狩]]
*研究の概要 [#mb134550]
**動的部分再構成 [#ma80d736]
本研究では、XILINX社製の一部のFPGAに搭載された動的部分再構成(Dynamic Partial Reconfiguration, DPR)機能を使用したプロセッサアーキテクチャを提案する。&br;
DPRを用いることにより、演算を停止することなく回路の特定部分を書き換えることができ、SoCにおける回路規模や設計コストの増大という問題を解決することが期待されている。
*発表論文 [#p303b9de]
**卒業論文 [#c9f2acb1]
:Implementation of Dynamic Instruction Set Computer using Dynamic Partial Reconfiguration Technology&ref(s1130014.pdf);|動的部分再構成技術を用いた動的命令セットコンピュータの実装
**[[RECONF研究会:http://www.ieice.org/ken/program/index.php?tgs_regid=1732ec061ce22d19b1f44ba181dfe8e31312da622862aff1edc5cd74562d9732&tgid=IEICE-RECONF&lang=]] [[(2011/01/17-18開催):http://www.ieice.org/ken/program/index.php?tgs_regid=1732ec061ce22d19b1f44ba181dfe8e31312da622862aff1edc5cd74562d9732&tgid=IEICE-RECONF&lang=]] [#i00698d1]
:マルチアクセラレータ型動的再構成プロセッサの実装&ref(m5131140_reconf.pdf);|Implementation of Dynamically Reconfigurable Processor with Multi-Accelerator
**修士論文 [#ze2286c3]
:Research on Dynamically Reconfigurable Processor Architecture with Multi-Accelerator&ref(m5131140_final_double.pdf);|マルチアクセラレータ型動的再構成可能プロセッサアーキテクチャに関する研究
***メモ用ページ [#b19b6e08]
[[Related Works>猪狩/Related Works]]&br;
[[PR Controller>猪狩/PR Controller]]&br;
[[PR Accelerator>猪狩/PR Accelerator]]&br;
[[Evaluation>猪狩/Evaluation]]&br;
[[IPIF-DMA Controller>猪狩/IPIF-DMA Controller]]&br;
ページ名: