大和田/日誌/2009-02-18
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[大和田/日誌]]
-tensilica講習会2日目
--Xplorer(eclipseベースの総合開発環境)
---メモリマップの変更などが簡単
---割り込み処理プログラムも簡単にかける
---デバッガ、プロファイラ、検証用ツールが充実
---パイプラインの実行の様子(シミュレータ)が結構わかりやすい。MIPSシミュレータに使えるかも。
--TIE
---Fusion, SIMD, FLIXという応用方法がある
---Verilog風の記述から追加命令を生成して、C関数コールで使えるようにする
---外部バス(PIF)側に設計すると、バスのアーキテクチャが固定なのである条件下でしか設計できない->CPU内部に設計してしまえばレイテンシが低く高速に実行可能
---今日の段階では、原則1クロック動作する組み合わせ回路のみに限定
---入出力はレジスタファイルのR/Wポートの制限をよく考える
---stateレジスタという専用レジスタ(ビット幅は1024まで)を追加可能
---RUR(Read User Register)/WUR(Write User Register)でstateレジスタを操作可能
---メモリアクセス用のカスタム命令(128ビットのアクセスなど)が便利
---SIMD演算命令が追加可能
---レジスタファイルが追加可能
--感想
---TIEの考え方は動的再構成のプロセッサの試験的なネタとして使えるんじゃないかと思った。後で検討してみましょう。>猪狩君
---Cのプログラムに組み込めるinlineのVerilogみたいに使えて面白い。
-パルテノンのネタ
--再帰のinline展開
+++プログラム解析->foo関数検出->foo関数記憶
+++プログラム解析->foo関数コール検出->arg置換後foo関数展開
終了行:
[[大和田/日誌]]
-tensilica講習会2日目
--Xplorer(eclipseベースの総合開発環境)
---メモリマップの変更などが簡単
---割り込み処理プログラムも簡単にかける
---デバッガ、プロファイラ、検証用ツールが充実
---パイプラインの実行の様子(シミュレータ)が結構わかりやすい。MIPSシミュレータに使えるかも。
--TIE
---Fusion, SIMD, FLIXという応用方法がある
---Verilog風の記述から追加命令を生成して、C関数コールで使えるようにする
---外部バス(PIF)側に設計すると、バスのアーキテクチャが固定なのである条件下でしか設計できない->CPU内部に設計してしまえばレイテンシが低く高速に実行可能
---今日の段階では、原則1クロック動作する組み合わせ回路のみに限定
---入出力はレジスタファイルのR/Wポートの制限をよく考える
---stateレジスタという専用レジスタ(ビット幅は1024まで)を追加可能
---RUR(Read User Register)/WUR(Write User Register)でstateレジスタを操作可能
---メモリアクセス用のカスタム命令(128ビットのアクセスなど)が便利
---SIMD演算命令が追加可能
---レジスタファイルが追加可能
--感想
---TIEの考え方は動的再構成のプロセッサの試験的なネタとして使えるんじゃないかと思った。後で検討してみましょう。>猪狩君
---Cのプログラムに組み込めるinlineのVerilogみたいに使えて面白い。
-パルテノンのネタ
--再帰のinline展開
+++プログラム解析->foo関数検出->foo関数記憶
+++プログラム解析->foo関数コール検出->arg置換後foo関数展開
ページ名: