大和田/日誌/2008-10-20
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[大和田/日誌]]
-CPU
--基本命令を実装、お約束の行列積のアセンブリの動作確認。
---ここまでの所要時間は15時間くらい?
--3ステージパイプラインでハザード検出、フラッシングは行わない。
---lw命令、分岐命令後にnopをはさむ必要がある。
---ロードディレイスロット、分岐ディレイスロットを持つとも言えるが使わない。
---フォワーディングも行う必要がない。
---なので実装がとても簡単。
--メモリは将来的にFPGAのメモリを使用するため、今回は仮想メモリとして、入力にレジスタをはさんだモデルを使用。最終的には単純に置換すればいい。
---メガファンクションが吐いたコードがiverilogで動作しないのがネック。ncverilogならこんな煩わしい作業はしないですむ。
--追加命令
---luiの実装完了。
終了行:
[[大和田/日誌]]
-CPU
--基本命令を実装、お約束の行列積のアセンブリの動作確認。
---ここまでの所要時間は15時間くらい?
--3ステージパイプラインでハザード検出、フラッシングは行わない。
---lw命令、分岐命令後にnopをはさむ必要がある。
---ロードディレイスロット、分岐ディレイスロットを持つとも言えるが使わない。
---フォワーディングも行う必要がない。
---なので実装がとても簡単。
--メモリは将来的にFPGAのメモリを使用するため、今回は仮想メモリとして、入力にレジスタをはさんだモデルを使用。最終的には単純に置換すればいい。
---メガファンクションが吐いたコードがiverilogで動作しないのがネック。ncverilogならこんな煩わしい作業はしないですむ。
--追加命令
---luiの実装完了。
ページ名: