大堀/研究進捗/2008-01-12
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[大堀/研究進捗]]
//研究室限定
論文
とりあえず。
* finish
o sec.1 Introduction
o sec.2 Physics Engine
o sec.3 Image Processing
o sec.4 Particle Calculation and Space Filtering
o sec.5 Implementation
o sec.6 Identification
o sec.7 Result
o sec.8 Discussion and Future Work
o sec.9 Conclusion
* not yet
o Abstract
o Reference
研究
ISE9.2で合成中。
std_logicとstd_logic_vectorのチェックが厳しくなっていたので、
VHDLソースを手動変更。
pgpg_men/
pg_module.vhd
L. 1359 out std_logic_vector(0 downto 0)
L. 1459 flag(0) <= flag0
pg_pipe.vhd
L. 472 flag : out std_logic_vector(0 downto 0)
L. 478 z : out std_logic
これで、モジュールの入出力のチェックをかいくぐれる。
でも、安全性としては×?
終了行:
[[大堀/研究進捗]]
//研究室限定
論文
とりあえず。
* finish
o sec.1 Introduction
o sec.2 Physics Engine
o sec.3 Image Processing
o sec.4 Particle Calculation and Space Filtering
o sec.5 Implementation
o sec.6 Identification
o sec.7 Result
o sec.8 Discussion and Future Work
o sec.9 Conclusion
* not yet
o Abstract
o Reference
研究
ISE9.2で合成中。
std_logicとstd_logic_vectorのチェックが厳しくなっていたので、
VHDLソースを手動変更。
pgpg_men/
pg_module.vhd
L. 1359 out std_logic_vector(0 downto 0)
L. 1459 flag(0) <= flag0
pg_pipe.vhd
L. 472 flag : out std_logic_vector(0 downto 0)
L. 478 z : out std_logic
これで、モジュールの入出力のチェックをかいくぐれる。
でも、安全性としては×?
ページ名: