進藤/記録/2007-02-11
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
//研究室限定
[[進藤/記録]]
-SFL記述の学習
--verilogとはちょっと違うことに気づく
--制御端子の概念が未だに理解しきれない
--とりあえず4bit加算器を作ろうと目論む→撃沈。
…テキストの記述例が少ないのが痛い。~
とりあえずわからないものを無理やりわかろうとしてもわかるわけがなく、~
精神的にやられるだけなので、明日大和田君に聞いてみようと思います。~
~
しょうもない先輩で申し訳ない。~
~
息の長い学習にするため、一人でどうしてもわからなかったら、
-しょうがない、しょうがない。&br;
の精神でやっていこうと思います。
終了行:
//研究室限定
[[進藤/記録]]
-SFL記述の学習
--verilogとはちょっと違うことに気づく
--制御端子の概念が未だに理解しきれない
--とりあえず4bit加算器を作ろうと目論む→撃沈。
…テキストの記述例が少ないのが痛い。~
とりあえずわからないものを無理やりわかろうとしてもわかるわけがなく、~
精神的にやられるだけなので、明日大和田君に聞いてみようと思います。~
~
しょうもない先輩で申し訳ない。~
~
息の長い学習にするため、一人でどうしてもわからなかったら、
-しょうがない、しょうがない。&br;
の精神でやっていこうと思います。
ページ名: