森/Benz/Abstract
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[森/Benz]]
**アブストラクトのポイントは (Abstracts focus on:) [#eb0ce424]
-目的 (Purpose of reserach);
-結果 (Princal results);
-結論 (Major conclusions).
--であるが、優れたアブストラクトを書く重要なTipsは:
+ 本当に重要(クリティカル)な情報のみを入れる
+ できる限りSelf-containedにする(アブストラクトだけ読んで理解できる)
+ 本文が完全に完成してからアブストラクトを書く(自分の中で内容が完全に消化された後で)
+ アブストラクトを書く十分な時間を最初から計算に入れる(これは重要!!)
+ みやすさ(Readability)を意識する(専門領域外の人からのフィードバックを)
+ 略語・略記は広く知られているもののみ使用する
-当然のことばかりであるが、すべてを実践するのは容易ではない。
**Topicなど [#ha9bda9a]
-Title
--Complexity Effective NoC Prototyping for Low Power Embedded Platform
-Research Goal
--The goal of your research is to design and prototype a complexity effective(low complexity) NoC architecture.
-Research Target
--We target low power embedded platform
**NoCについて書き出してみた [#zf4d5932]
-Advantage of NoC
--NoCは10万のトランジスターチップのための拡張性のあるプラットフォーム
--Several driving forces behind it:
---Solves several critical problems
---Provides higher abstraction in system modeling
---New design methods and tools, higher productivity
--VLSIシステムを構成し設計する新しい方法となっている。
--GALSなので、クロックスキューの回避と消費電力を引き下げることができる。
-スイッチング方法について
--パケットを小さなflitsにわけて送る「wormhole switching」をしようする。パケットすべてが送られるのを待つ必要がないので待ち時間が短くて済む。
-Communication Techniquesについて
--Packet switching と circuit switchingの2種類の技術がある。
-Router(Switch)について
--主な2種類のルーティング・アルゴリズムは静的ルーティングと適応型ルーティングです。
--タスクが正しい方向に向かってあらゆるパケットを送ることであるので、ルーティング・アルゴリズムはルータの重要な部分です。
-Buffersについて
--もし、ネットワークが込み合った状態にあるときパケットをストアするためにバッファがスイッチに加えられても、パケットが失われる可能性は下がる。
--いくつかのスイッチがただ一つの出力バッファと複数の入力バッファだけを使用します。(バッファはそのようなスイッチのしばしば見られる”head of line blocking”と呼ばれる問題を引き起こす場合があります)。
-Topologiesについて
--メッシュトポロジーを使う。
-Data abstractionについて
--
**Abstract [#se5b128e]
Title: Design and Evaluation of Complexity Effective Network-on-Chip Architecture
-Network-on-Chip(NoC) is a scalable platform for billion-transistor chips, Several driving forces behind it is that solves several critical problems, provides higher abstraction in system modeling, and new design methods and tools, higher productivity. NoC is also a new way to organize and build VLSI systems.
-This research target is to design low power embedded platform.
-NoC are treated with Synchronization and clock skew problems can be avoided by using the Globally Asynchronous Locally Synchronous (GALS) scheme.
-Buffers are used in network on chip architectures to store packets, and added to a switch when at times the network is overloaded, the possibility that packets will be dropped decreased.
-Virtual channels are used to avoid problem in wormhole routing that a Flow control digits (flits) belonging to a particular packet is blocked in a buffer, and Adding Virtual channels from control to a network makes more effective use of both physical channel and memory buffers.
-NoC’s switch hardware is simple crossbar circuit in switch architecture. The crossbar circuit has 5 FIFOs performs all the control flow and routing functions. Crossbar allows 5 different data to be arbiter using same time.
-NoC Links connect switch to switch. A type of these is that each channel consists of two bi-directional point to point links between two routers or a router and a local processing core.
-Each NoC router integrates an arbiter to resolve access conflict to the output ports. When a switch receives a header flits, the arbitration is executed and it the incoming packet request is granted, an XY routing algorithm is executed to connect the input port data to the correct output port.
#comment
終了行:
[[森/Benz]]
**アブストラクトのポイントは (Abstracts focus on:) [#eb0ce424]
-目的 (Purpose of reserach);
-結果 (Princal results);
-結論 (Major conclusions).
--であるが、優れたアブストラクトを書く重要なTipsは:
+ 本当に重要(クリティカル)な情報のみを入れる
+ できる限りSelf-containedにする(アブストラクトだけ読んで理解できる)
+ 本文が完全に完成してからアブストラクトを書く(自分の中で内容が完全に消化された後で)
+ アブストラクトを書く十分な時間を最初から計算に入れる(これは重要!!)
+ みやすさ(Readability)を意識する(専門領域外の人からのフィードバックを)
+ 略語・略記は広く知られているもののみ使用する
-当然のことばかりであるが、すべてを実践するのは容易ではない。
**Topicなど [#ha9bda9a]
-Title
--Complexity Effective NoC Prototyping for Low Power Embedded Platform
-Research Goal
--The goal of your research is to design and prototype a complexity effective(low complexity) NoC architecture.
-Research Target
--We target low power embedded platform
**NoCについて書き出してみた [#zf4d5932]
-Advantage of NoC
--NoCは10万のトランジスターチップのための拡張性のあるプラットフォーム
--Several driving forces behind it:
---Solves several critical problems
---Provides higher abstraction in system modeling
---New design methods and tools, higher productivity
--VLSIシステムを構成し設計する新しい方法となっている。
--GALSなので、クロックスキューの回避と消費電力を引き下げることができる。
-スイッチング方法について
--パケットを小さなflitsにわけて送る「wormhole switching」をしようする。パケットすべてが送られるのを待つ必要がないので待ち時間が短くて済む。
-Communication Techniquesについて
--Packet switching と circuit switchingの2種類の技術がある。
-Router(Switch)について
--主な2種類のルーティング・アルゴリズムは静的ルーティングと適応型ルーティングです。
--タスクが正しい方向に向かってあらゆるパケットを送ることであるので、ルーティング・アルゴリズムはルータの重要な部分です。
-Buffersについて
--もし、ネットワークが込み合った状態にあるときパケットをストアするためにバッファがスイッチに加えられても、パケットが失われる可能性は下がる。
--いくつかのスイッチがただ一つの出力バッファと複数の入力バッファだけを使用します。(バッファはそのようなスイッチのしばしば見られる”head of line blocking”と呼ばれる問題を引き起こす場合があります)。
-Topologiesについて
--メッシュトポロジーを使う。
-Data abstractionについて
--
**Abstract [#se5b128e]
Title: Design and Evaluation of Complexity Effective Network-on-Chip Architecture
-Network-on-Chip(NoC) is a scalable platform for billion-transistor chips, Several driving forces behind it is that solves several critical problems, provides higher abstraction in system modeling, and new design methods and tools, higher productivity. NoC is also a new way to organize and build VLSI systems.
-This research target is to design low power embedded platform.
-NoC are treated with Synchronization and clock skew problems can be avoided by using the Globally Asynchronous Locally Synchronous (GALS) scheme.
-Buffers are used in network on chip architectures to store packets, and added to a switch when at times the network is overloaded, the possibility that packets will be dropped decreased.
-Virtual channels are used to avoid problem in wormhole routing that a Flow control digits (flits) belonging to a particular packet is blocked in a buffer, and Adding Virtual channels from control to a network makes more effective use of both physical channel and memory buffers.
-NoC’s switch hardware is simple crossbar circuit in switch architecture. The crossbar circuit has 5 FIFOs performs all the control flow and routing functions. Crossbar allows 5 different data to be arbiter using same time.
-NoC Links connect switch to switch. A type of these is that each channel consists of two bi-directional point to point links between two routers or a router and a local processing core.
-Each NoC router integrates an arbiter to resolve access conflict to the output ports. When a switch receives a header flits, the arbitration is executed and it the incoming packet request is granted, an XY routing algorithm is executed to connect the input port data to the correct output port.
#comment
ページ名: