森/Benz/シュミレーション
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[森/Benz]]
**Verilog でテストベンチ [#d153b2dc]
-pliがわからないし、質問しても調べろしか言われなかったのでこっちで動かしてみる。
-Network.vをトップモジュールとし、入出力はルーターそれぞれのローカルのみとする。
-基礎
--wireー出力
--register−入力
-シュミレーションのための変更点
--payloadを4bitにする。(全体で16bitに
--networkのtotal入出力を64bitに
-シュミレーションの予測と設定
--1クロック→100で試す
--1つのルータに2サイクル掛かるとすると2×2でやっているので、(1,1) -> (2,2)は6サイクル(600clock)掛かるはず。
--パケットの内訳
+0・・・tail(1bit)
+1〜5・・・nextport(5bit)
+6〜8・・・xaddress(3bit)
+9〜11・・・yaddress(3bit)
+12〜15・・・payload(4bit)
**考察 [#laa9132d]
-データが出力されるまで、2クロックかかった。
-次ポートは初期状態では、全て1にしないとデータが出力されなかった。
-次ポートの値以外は、変わりは無かった。
-出力を入力に書き換えると、ストップの出力でハザードが生じる。
**tile_output,tile_input [#p9ad2499]
-tile_output
--Output interface of tile(タイルからの出力
--入力
---clock,reset,stop_in
--出力
---flit_out
--pliへの関数はtile_model
-tile_input
--Data receving side of tile(タイルへの入力
--入力
---clock,reset,flit_in
--出力
---stop_out
--pliへの関数はwr_recv
**平均クロックを求める [#a6288b2a]
-Network size is 4x4
-source addresses are (0,0), (0,1) and (1,1).
-destination address is (1,1)
-Each local core send 20 flits. Total sent flits are 60.
-Buffer depth is 4.
-This simulation indicates clock cycles at each router which include stall_go.
**消費電力 [#j213aaa0]
-PowerPlay(静的に
+quartus9.0->compilation
+processing->PowePlay Power Analyzer tool
-動的に求めたい場合は、alteraのPowerPlayのマニュアル30ページからmodelsimの設定方法が載っている。生成されるベクタファイルを利用して求めることができるみたい。
|(76-bit)|one|2by2|
|Total Thermal Power Dissipation|1162.29(mW)|1193.22(mW)|
終了行:
[[森/Benz]]
**Verilog でテストベンチ [#d153b2dc]
-pliがわからないし、質問しても調べろしか言われなかったのでこっちで動かしてみる。
-Network.vをトップモジュールとし、入出力はルーターそれぞれのローカルのみとする。
-基礎
--wireー出力
--register−入力
-シュミレーションのための変更点
--payloadを4bitにする。(全体で16bitに
--networkのtotal入出力を64bitに
-シュミレーションの予測と設定
--1クロック→100で試す
--1つのルータに2サイクル掛かるとすると2×2でやっているので、(1,1) -> (2,2)は6サイクル(600clock)掛かるはず。
--パケットの内訳
+0・・・tail(1bit)
+1〜5・・・nextport(5bit)
+6〜8・・・xaddress(3bit)
+9〜11・・・yaddress(3bit)
+12〜15・・・payload(4bit)
**考察 [#laa9132d]
-データが出力されるまで、2クロックかかった。
-次ポートは初期状態では、全て1にしないとデータが出力されなかった。
-次ポートの値以外は、変わりは無かった。
-出力を入力に書き換えると、ストップの出力でハザードが生じる。
**tile_output,tile_input [#p9ad2499]
-tile_output
--Output interface of tile(タイルからの出力
--入力
---clock,reset,stop_in
--出力
---flit_out
--pliへの関数はtile_model
-tile_input
--Data receving side of tile(タイルへの入力
--入力
---clock,reset,flit_in
--出力
---stop_out
--pliへの関数はwr_recv
**平均クロックを求める [#a6288b2a]
-Network size is 4x4
-source addresses are (0,0), (0,1) and (1,1).
-destination address is (1,1)
-Each local core send 20 flits. Total sent flits are 60.
-Buffer depth is 4.
-This simulation indicates clock cycles at each router which include stall_go.
**消費電力 [#j213aaa0]
-PowerPlay(静的に
+quartus9.0->compilation
+processing->PowePlay Power Analyzer tool
-動的に求めたい場合は、alteraのPowerPlayのマニュアル30ページからmodelsimの設定方法が載っている。生成されるベクタファイルを利用して求めることができるみたい。
|(76-bit)|one|2by2|
|Total Thermal Power Dissipation|1162.29(mW)|1193.22(mW)|
ページ名: