森田/日誌/2009-12-08
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
まーだまだつづくーよー、でーすまーち♪~
----
memo~
Debug http://web-ext.u-aizu.ac.jp/~benab/classes/es/2009/doc/nios2_debug.html~
FPGAで動画再生 http://www.nicovideo.jp/watch/sm6121384~
~
ニコニコ大百科のFPGAの項目の、「FPGAとは、多くの夢が詰まったLSIである。」っていう言葉が妙に腑に落ちた。
----
doing
-CPU→On-chip memoryへのデータ書き込み
--生成したシステムで
---Error: Failed memory access in component cpu_0 - Unable to write data 0x1000 to invalid memory address 0x409018
---確かデータのために使用できる領域って限られてたような…… textとかdataとか分けられてたような……?
---そこらへんのアラインを調べる方法探さないと、無理ぽい
---一番簡単なのは、プログラム用のon-chip memoryとData用のメモリを用意することなんだろうけど。
--ESの授業で使ったシステムで
---SDRAMにIOWRで書き込み、IORDで持ってこれることを確認。
---命令の使い方は間違ってなさそうなので、やっぱりシステムのほうが悪いっぽい。
--再度、生成したシステムで
---On-chipメモリのサイズが足りてないのかなと思ったので、サイズを変えてシステムを生成
---Error! : Failed memory access in component cpu_0 - Unable to write data 0x1000 to invalid memory address 0x421018
---解決できてないお^^
---DMAが問題なのかなぁ……? 0x421018は恐らく、DMAコントローラのコントロールレジスタなんだよね。
---DMAのIRQ関係も機能してなさそうなんで、ちょっとDMAはずしてシステム生成してやってみまう。
--DMA無しでシステム生成
---とりあえず通った。メモリのどの部分をデータ用に使っていいのか未だにわからんが……
---DMA無しで、一通りの制御プログラムを書いてみようと思います。
----
-Niosプログラミング
--暫定的に、CPU、On-chip memory、PROGRAPEのみでの実装
--ソフトウェアシミュレーションがユーザー回路では出来ないため、実際にFPGAに乗せてデバッグ・動作確認を行う予定。
--うーん、IORDとIOWRで扱えるのが32bitまでぽい。= CPUからユーザー定義ペリフェラルへの32ビットより大きいデータの転送が不可能
---PROGRAPEの入力幅や出力幅が64ビットや128ビットになることが普通。
---DMAで64ビット転送が可能な模様 ただ、載せただけでエラー吐くんですけど^^
--うーむ、32ビット入出力に対応するために、PROGRAPEの回路いじるのもだるいんで、DMA頑張ってシステムに入れてみるか……
----
#comment
終了行:
まーだまだつづくーよー、でーすまーち♪~
----
memo~
Debug http://web-ext.u-aizu.ac.jp/~benab/classes/es/2009/doc/nios2_debug.html~
FPGAで動画再生 http://www.nicovideo.jp/watch/sm6121384~
~
ニコニコ大百科のFPGAの項目の、「FPGAとは、多くの夢が詰まったLSIである。」っていう言葉が妙に腑に落ちた。
----
doing
-CPU→On-chip memoryへのデータ書き込み
--生成したシステムで
---Error: Failed memory access in component cpu_0 - Unable to write data 0x1000 to invalid memory address 0x409018
---確かデータのために使用できる領域って限られてたような…… textとかdataとか分けられてたような……?
---そこらへんのアラインを調べる方法探さないと、無理ぽい
---一番簡単なのは、プログラム用のon-chip memoryとData用のメモリを用意することなんだろうけど。
--ESの授業で使ったシステムで
---SDRAMにIOWRで書き込み、IORDで持ってこれることを確認。
---命令の使い方は間違ってなさそうなので、やっぱりシステムのほうが悪いっぽい。
--再度、生成したシステムで
---On-chipメモリのサイズが足りてないのかなと思ったので、サイズを変えてシステムを生成
---Error! : Failed memory access in component cpu_0 - Unable to write data 0x1000 to invalid memory address 0x421018
---解決できてないお^^
---DMAが問題なのかなぁ……? 0x421018は恐らく、DMAコントローラのコントロールレジスタなんだよね。
---DMAのIRQ関係も機能してなさそうなんで、ちょっとDMAはずしてシステム生成してやってみまう。
--DMA無しでシステム生成
---とりあえず通った。メモリのどの部分をデータ用に使っていいのか未だにわからんが……
---DMA無しで、一通りの制御プログラムを書いてみようと思います。
----
-Niosプログラミング
--暫定的に、CPU、On-chip memory、PROGRAPEのみでの実装
--ソフトウェアシミュレーションがユーザー回路では出来ないため、実際にFPGAに乗せてデバッグ・動作確認を行う予定。
--うーん、IORDとIOWRで扱えるのが32bitまでぽい。= CPUからユーザー定義ペリフェラルへの32ビットより大きいデータの転送が不可能
---PROGRAPEの入力幅や出力幅が64ビットや128ビットになることが普通。
---DMAで64ビット転送が可能な模様 ただ、載せただけでエラー吐くんですけど^^
--うーむ、32ビット入出力に対応するために、PROGRAPEの回路いじるのもだるいんで、DMA頑張ってシステムに入れてみるか……
----
#comment
ページ名: