森田/日誌/2009-11-21
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
-doing
--1パス通す!
---パイプラインユニットと、最低限の制御だけをモジュールとして設計
---パイプラインユニットは、PGPG2サンプルの簡単なものを実装( z += (x + y) )
---
-実装の流れ
++(完了) パイプラインユニットと最低限の制御部を組み合わせてパイプユニットモジュールを設計
++(もうすぐ)回路の動作確認 Waveformでサクっと。
++SOPCビルダーでシステム生成
++Nios II プロセッサで実行させるプログラムを作成
++Arria II GXボードに実装 動作確認
----
-現状
--所々違って、流用がだるい。 メモリマップとかも少し違うみたいだし。
--なんとかパイプユニットだけ抜き出して制御したい。
--VHDLに苦戦中 読んだことはあるけど、書くのは初めてだ……
---Warning (10492): VHDL Process Statement warning at prograpetest.vhd(62): signal "DTI" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
--メモリマップを暫定的に適当に定義 入出力のデータの使い方調べるのがだるかった
--Arria II GXをFPGAとして使うと、なぜかWaveformが対応してないので、暫定的にStratix GXにでもしておく。
---Waveformによるシミュレーションが上手くいかねえ……
---そもそもpg_pipeモジュールで信号検知しないってどういうこと このシミュレーション
---結果がおかしいのはわかる。 でも途中のシグナルが何故か見れないので原因がわからない。
--だるいです^q^
----
#comment
終了行:
-doing
--1パス通す!
---パイプラインユニットと、最低限の制御だけをモジュールとして設計
---パイプラインユニットは、PGPG2サンプルの簡単なものを実装( z += (x + y) )
---
-実装の流れ
++(完了) パイプラインユニットと最低限の制御部を組み合わせてパイプユニットモジュールを設計
++(もうすぐ)回路の動作確認 Waveformでサクっと。
++SOPCビルダーでシステム生成
++Nios II プロセッサで実行させるプログラムを作成
++Arria II GXボードに実装 動作確認
----
-現状
--所々違って、流用がだるい。 メモリマップとかも少し違うみたいだし。
--なんとかパイプユニットだけ抜き出して制御したい。
--VHDLに苦戦中 読んだことはあるけど、書くのは初めてだ……
---Warning (10492): VHDL Process Statement warning at prograpetest.vhd(62): signal "DTI" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
--メモリマップを暫定的に適当に定義 入出力のデータの使い方調べるのがだるかった
--Arria II GXをFPGAとして使うと、なぜかWaveformが対応してないので、暫定的にStratix GXにでもしておく。
---Waveformによるシミュレーションが上手くいかねえ……
---そもそもpg_pipeモジュールで信号検知しないってどういうこと このシミュレーション
---結果がおかしいのはわかる。 でも途中のシグナルが何故か見れないので原因がわからない。
--だるいです^q^
----
#comment
ページ名: