森田/日誌/2009-10-29
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
今日はドラフト。論文じゃないよ。会議だよ。
----
-PGPG2
--なんか制御部いじる気力起きないので、パイプライン部から手をつけてみる。
--前回吐いたエラー
sh: gwrap_init: not found
--このエラーで全体のvhdlをpgpg2が吐かない
--warpって言ってるからラッパーかなぁ?
--吐かないファイルがインターフェイス部っぽいので、放置しといてもなんとかなりそうだけど気になるよね。
tutorial-j.txtより
本来吐かれるはずのファイル群
hib.vhd hibscfifo.vhd ifpga.vhd pcicore.vhd pg_dpram.vhd pg_pipe.vhd
hibdcram.vhd ifpga.qpf ifpgapll.vhd pg_ctl.vhd pg_ifbuf.vhd pg_proc.vhd
hibdcrambe.vhd ifpga.qsf ifpgapll1.vhd pg_dcfifo.vhd pg_module.vhd pg_scfifo.vhd
>パイプライン内の各種演算器は pg_module.vhd 内で定義されています。
>演算器間の接続は pg_pipe.vhd 内に記述されています。
--現状、吐かれたファイルは8個 中身解析してくる
pg_ctl
PCIeサイドからの入力あり
pgpipeへ向けて出力するモジュール
ipw,calc,fo,pg_dpramモジュールを使用。
>ipwはインターフェースのほうっぽい。
pg_dcfifo
altera依存
pg_scfifo
altera依存
pg_dpram
altera依存
MegaCoreのGenerate用らしい altsyncram
pg_ifbuf
PCIサイドからの入力あり
pg_module
pg_pipeで使用するmodule格納
pg_pipe
パイプライン部
pg_proc
backendモジュール? 入出力幅とかの定義部かな?
--入出力に互換があるか確かめて、stratixGX向けのPROGRAPEsystemに乗せてみよう。
--やっぱり完全な互換性はない模様 PGR生成のものよりPGPG2で生成されたもののほうがbit幅が4bit拡張されてたりする部分あり。
--backend部にjdata幅とか定義。 idata幅は64ビット固定。 backend部から各信号の役割を確認。
----
#comment
終了行:
今日はドラフト。論文じゃないよ。会議だよ。
----
-PGPG2
--なんか制御部いじる気力起きないので、パイプライン部から手をつけてみる。
--前回吐いたエラー
sh: gwrap_init: not found
--このエラーで全体のvhdlをpgpg2が吐かない
--warpって言ってるからラッパーかなぁ?
--吐かないファイルがインターフェイス部っぽいので、放置しといてもなんとかなりそうだけど気になるよね。
tutorial-j.txtより
本来吐かれるはずのファイル群
hib.vhd hibscfifo.vhd ifpga.vhd pcicore.vhd pg_dpram.vhd pg_pipe.vhd
hibdcram.vhd ifpga.qpf ifpgapll.vhd pg_ctl.vhd pg_ifbuf.vhd pg_proc.vhd
hibdcrambe.vhd ifpga.qsf ifpgapll1.vhd pg_dcfifo.vhd pg_module.vhd pg_scfifo.vhd
>パイプライン内の各種演算器は pg_module.vhd 内で定義されています。
>演算器間の接続は pg_pipe.vhd 内に記述されています。
--現状、吐かれたファイルは8個 中身解析してくる
pg_ctl
PCIeサイドからの入力あり
pgpipeへ向けて出力するモジュール
ipw,calc,fo,pg_dpramモジュールを使用。
>ipwはインターフェースのほうっぽい。
pg_dcfifo
altera依存
pg_scfifo
altera依存
pg_dpram
altera依存
MegaCoreのGenerate用らしい altsyncram
pg_ifbuf
PCIサイドからの入力あり
pg_module
pg_pipeで使用するmodule格納
pg_pipe
パイプライン部
pg_proc
backendモジュール? 入出力幅とかの定義部かな?
--入出力に互換があるか確かめて、stratixGX向けのPROGRAPEsystemに乗せてみよう。
--やっぱり完全な互換性はない模様 PGR生成のものよりPGPG2で生成されたもののほうがbit幅が4bit拡張されてたりする部分あり。
--backend部にjdata幅とか定義。 idata幅は64ビット固定。 backend部から各信号の役割を確認。
----
#comment
ページ名: