上坂/研究/進捗・まとめ/Nocbench
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[上坂/研究/進捗・まとめ/進捗状況詳細]]
*Overview [#ldec040b]
-Network-on-Chipのためのベンチマーク手法の標準化
-このプロジェクトの目的はNetwork-on-Chipのためのベンチマーク手法の標準化を発展させ、ベンチマークケースの例や一般の実現例を提供するため。
-Project is carried out during 2009-2011.
*[[Download:http://www.tkt.cs.tut.fi/research/nocbench/download.html]] [#z5ed4651]
**Trace Monitor [#zfaa10f9]
***概要 [#lb8aa762]
-Trace Monitorは適応可能な精度としてNetwork-on-Chipを評価する手助けとするnew low-level HW/SW toolsetである。~
100Mbit/s Ethernet connectionはリアルタイムにリアルシステムからモニタリングシステムを転送するために使われる。~
このデータはその後さらに分析可能である。
-Trace Monitor (includes HW, SW and documentation)
**Transaction Generator 2 [#w5f89c59]
***概要 [#m1da432a]
-Transaction Generator 2は アーキテクチャの開発やベンチマークのためのSystemC simulator and traffic generatorである。
-Network-on-Chip(NoC)モデルのために抽象的なアプリケーションとプラットホームモデルによってtrafficを生み出す。
-例えばOCP-IP TLMソケットのようなRTLまたはより高い抽象概念レベルで記述されるNoC接続を支援するためにデザインされる。
***Included programs [#xf857850]
-Transaction Generator 2
--SystemC simulator
-Execution Monitor
--Visualization tool for viewing simulation
***Included reference Network-on-Chip models [#sfe1dbfd]
-Mesh 2D
--Synthesizeable RTL VHDL
--RTL SystemC
--SystemC OSCI TLM 2.0 sockets
--SystemC OCP-IP TLM2 Kit TL3 sockets
**Traffic Generator [#i5dd5ad0]
***概要 [#v0f7a80a]
-Traffic GeneratorはFPGA上でネットワーク性能評価のためのRTL VHDLを基礎とするツールである。
-Multiple Traffic Generators are instantiated on an FPGA chip.
-システムの通信動作は単純であるが、強力なモデルを特徴とする最終的な通信ケースであるベンチマークやエミュレートのもとでNoCを通して通信する。
-これらのコミュニケーションモデルは、毎回退屈な論理合成を必要とせず、実行時に構成が可能である。
***Included programs [#fef122c2]
-Traffic Generator
--VHDL files for simulation and synthesis
-TG NoC monitor
--Additional NoC monitors that give further information of network usage
-TG Commander
--A computer front-end for TG FPGA runtime configuration
**Transaction Generator [#v15db1a5]
***概要 [#mb6c0f3b]
-Transaction Generatorはマッピング情報と同様にアプリケーションやプラットフォームモデルで構成されるアーキテクチャの開発やベンチマークのためのSystemC simulatorである。
-It can simulate the workload model on any Network-on-Chip model provided it has an OCP TL2 interface.
-Transaction generator and the related programs are released under LGPL licence.
***Included programs [#ef8b948f]
-Transaction Generator
--SystemC simulator
-Dynamic Arex
--Frontend for Transaction Generator
-Execution Monitor
--Visualization tool for simulation
-Tg2execmon
--Feeds simulation results to Execution Monitor
*[[Publications:http://www.tkt.cs.tut.fi/research/nocbench/publications.html]] [#m8b46d55]
-NoCBench: A Benchmarking Platform for Network on Chip
**NoCBench [#h34f1157]
***Abstract [#m8411cc9]
-NoCBench はSoCを使用可能にするNoCの性能を評価するベンチマーク。
***Introduction [#kfcea952]
終了行:
[[上坂/研究/進捗・まとめ/進捗状況詳細]]
*Overview [#ldec040b]
-Network-on-Chipのためのベンチマーク手法の標準化
-このプロジェクトの目的はNetwork-on-Chipのためのベンチマーク手法の標準化を発展させ、ベンチマークケースの例や一般の実現例を提供するため。
-Project is carried out during 2009-2011.
*[[Download:http://www.tkt.cs.tut.fi/research/nocbench/download.html]] [#z5ed4651]
**Trace Monitor [#zfaa10f9]
***概要 [#lb8aa762]
-Trace Monitorは適応可能な精度としてNetwork-on-Chipを評価する手助けとするnew low-level HW/SW toolsetである。~
100Mbit/s Ethernet connectionはリアルタイムにリアルシステムからモニタリングシステムを転送するために使われる。~
このデータはその後さらに分析可能である。
-Trace Monitor (includes HW, SW and documentation)
**Transaction Generator 2 [#w5f89c59]
***概要 [#m1da432a]
-Transaction Generator 2は アーキテクチャの開発やベンチマークのためのSystemC simulator and traffic generatorである。
-Network-on-Chip(NoC)モデルのために抽象的なアプリケーションとプラットホームモデルによってtrafficを生み出す。
-例えばOCP-IP TLMソケットのようなRTLまたはより高い抽象概念レベルで記述されるNoC接続を支援するためにデザインされる。
***Included programs [#xf857850]
-Transaction Generator 2
--SystemC simulator
-Execution Monitor
--Visualization tool for viewing simulation
***Included reference Network-on-Chip models [#sfe1dbfd]
-Mesh 2D
--Synthesizeable RTL VHDL
--RTL SystemC
--SystemC OSCI TLM 2.0 sockets
--SystemC OCP-IP TLM2 Kit TL3 sockets
**Traffic Generator [#i5dd5ad0]
***概要 [#v0f7a80a]
-Traffic GeneratorはFPGA上でネットワーク性能評価のためのRTL VHDLを基礎とするツールである。
-Multiple Traffic Generators are instantiated on an FPGA chip.
-システムの通信動作は単純であるが、強力なモデルを特徴とする最終的な通信ケースであるベンチマークやエミュレートのもとでNoCを通して通信する。
-これらのコミュニケーションモデルは、毎回退屈な論理合成を必要とせず、実行時に構成が可能である。
***Included programs [#fef122c2]
-Traffic Generator
--VHDL files for simulation and synthesis
-TG NoC monitor
--Additional NoC monitors that give further information of network usage
-TG Commander
--A computer front-end for TG FPGA runtime configuration
**Transaction Generator [#v15db1a5]
***概要 [#mb6c0f3b]
-Transaction Generatorはマッピング情報と同様にアプリケーションやプラットフォームモデルで構成されるアーキテクチャの開発やベンチマークのためのSystemC simulatorである。
-It can simulate the workload model on any Network-on-Chip model provided it has an OCP TL2 interface.
-Transaction generator and the related programs are released under LGPL licence.
***Included programs [#ef8b948f]
-Transaction Generator
--SystemC simulator
-Dynamic Arex
--Frontend for Transaction Generator
-Execution Monitor
--Visualization tool for simulation
-Tg2execmon
--Feeds simulation results to Execution Monitor
*[[Publications:http://www.tkt.cs.tut.fi/research/nocbench/publications.html]] [#m8b46d55]
-NoCBench: A Benchmarking Platform for Network on Chip
**NoCBench [#h34f1157]
***Abstract [#m8411cc9]
-NoCBench はSoCを使用可能にするNoCの性能を評価するベンチマーク。
***Introduction [#kfcea952]
ページ名: