松本/日記/2008-07-23
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[松本/日記]]
**133 MHz PCI-X インターフェース回路 [#p4356847]
-N体問題の動作を確認した
-転送速度は理論値の約6割だった(DMA Read)
-8000体問題は155GFlops(66MHz PCI: 155GFlops)
--計算結果の回収において、DMA Readを4回発行している(PCIでは一回)
--FIFOの読み出しが非効率
---連続読み出しとProgrammable Emptyのしきい値の変更が必要
--8000体だとFIFOがFULLになるので、FIFOが空くまで待つ必要がある
--32-bit PIO Write(66MHz PCI: 64-bit PIO Write)
-最小遅延制約を満たすためにいくつかの機能を削った
--実装すべき機能...
**開発環境 [#rd0bdca8]
-ISE 9.2.04i
-Synplify Pro 9.2(Synthesizeの時間がXSTに比べて短かった)
-Place & Route Propertiesの各Effort LevelをHighにした
--P & Rに時間がかかる
**今後 [#v7e348c4]
-DMA Readの改良
-FIFO読み出しの効率化
-64-bit PIO Write
-削った機能を戻す
終了行:
[[松本/日記]]
**133 MHz PCI-X インターフェース回路 [#p4356847]
-N体問題の動作を確認した
-転送速度は理論値の約6割だった(DMA Read)
-8000体問題は155GFlops(66MHz PCI: 155GFlops)
--計算結果の回収において、DMA Readを4回発行している(PCIでは一回)
--FIFOの読み出しが非効率
---連続読み出しとProgrammable Emptyのしきい値の変更が必要
--8000体だとFIFOがFULLになるので、FIFOが空くまで待つ必要がある
--32-bit PIO Write(66MHz PCI: 64-bit PIO Write)
-最小遅延制約を満たすためにいくつかの機能を削った
--実装すべき機能...
**開発環境 [#rd0bdca8]
-ISE 9.2.04i
-Synplify Pro 9.2(Synthesizeの時間がXSTに比べて短かった)
-Place & Route Propertiesの各Effort LevelをHighにした
--P & Rに時間がかかる
**今後 [#v7e348c4]
-DMA Readの改良
-FIFO読み出しの効率化
-64-bit PIO Write
-削った機能を戻す
ページ名: