春のプロジェクト2010/第8回
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[春のプロジェクト2010]]
*分散RAMとブロックRAM [#cf87ee6f]
-概要
--SpartanとCycloneIIのFPGAの基本構造
--分散RAMとブロックRAMについて
**FPGAの基本構造(Xilinx社のFPGA Spartan-3EやSpartan-3Aについて) [#k6caba69]
-コンフィギャラブル・ロジック・プロック(CLB)
--組み合わせ回路や順序回路を実装するためのエレメントである
-入出力
--FPGAの入出力ピンと内部回路とのデータフローを制御する。
-ブロックRAM
--ブロックRAMは、大きさ18Kビットのデュアルポートメモリ
-乗算器
--乗算器は2つの18ビット整数を乗算可能
-ディジタル・クロック・マネージャ(DCM)
--DCMは、クロック信号の分配や遅延制御などを行う。
**FPGAの基本構造(Altera社のCyclone II について) [#w6f68796]
-ロジック・アレイロジック・アレイ・ブロック(LAB)
--それぞれのロジック・アレイは16個の構成要素(LE)を持つ。
--LABはデバイス全域にロウとカラムでグループ化されている。
-M4Kメモリ・ブロック
--(4Kのメモリ + パリティビット)/ブロック
--データバスは×1、×2、×4、×8、×9、×16、×18、×32、×36ビットから選択
-エンベデッド・マルチプレイヤ
--ロウの数 = ひとカラムのエンベデッド・マルチプレイヤの数。
--エンベデッド・マルチプレイヤは9×9の整数乗算を2つか。18×18の整数乗算を1つかで選択できる。
--実装するであろうEP2C35には18×18のの整数乗算が35個積まれている。
-Phase Locked lop(PLL)(位相同期回路)
--汎用クロックを提供。
--EP2C35には4個搭載。・ブロック(LAB)
**分散RAMの設計 [#nbc07d63]
-書き込みは、クロック同期で行われる
-読み出しはクロックに非同期で行われる
-入力ポート
--clk:クロック信号
--load:enable信号
--addr:メモリの番地を指定する
--d:書き込むデータ
-出力ポート
--q:読み出し出したデータを出力する
**ブロックRAMの設計 [#c5194c07]
-入出力ポートは分散RAMと同じ
-同期書き込み・同期読み出しメモリ
**シミュレーション [#i0ad0fd5]
-分散RAMは、書き込み直後に値が出力される
-ブロックRAMでは、クロックに同期して値が出力される
----
#comment
終了行:
[[春のプロジェクト2010]]
*分散RAMとブロックRAM [#cf87ee6f]
-概要
--SpartanとCycloneIIのFPGAの基本構造
--分散RAMとブロックRAMについて
**FPGAの基本構造(Xilinx社のFPGA Spartan-3EやSpartan-3Aについて) [#k6caba69]
-コンフィギャラブル・ロジック・プロック(CLB)
--組み合わせ回路や順序回路を実装するためのエレメントである
-入出力
--FPGAの入出力ピンと内部回路とのデータフローを制御する。
-ブロックRAM
--ブロックRAMは、大きさ18Kビットのデュアルポートメモリ
-乗算器
--乗算器は2つの18ビット整数を乗算可能
-ディジタル・クロック・マネージャ(DCM)
--DCMは、クロック信号の分配や遅延制御などを行う。
**FPGAの基本構造(Altera社のCyclone II について) [#w6f68796]
-ロジック・アレイロジック・アレイ・ブロック(LAB)
--それぞれのロジック・アレイは16個の構成要素(LE)を持つ。
--LABはデバイス全域にロウとカラムでグループ化されている。
-M4Kメモリ・ブロック
--(4Kのメモリ + パリティビット)/ブロック
--データバスは×1、×2、×4、×8、×9、×16、×18、×32、×36ビットから選択
-エンベデッド・マルチプレイヤ
--ロウの数 = ひとカラムのエンベデッド・マルチプレイヤの数。
--エンベデッド・マルチプレイヤは9×9の整数乗算を2つか。18×18の整数乗算を1つかで選択できる。
--実装するであろうEP2C35には18×18のの整数乗算が35個積まれている。
-Phase Locked lop(PLL)(位相同期回路)
--汎用クロックを提供。
--EP2C35には4個搭載。・ブロック(LAB)
**分散RAMの設計 [#nbc07d63]
-書き込みは、クロック同期で行われる
-読み出しはクロックに非同期で行われる
-入力ポート
--clk:クロック信号
--load:enable信号
--addr:メモリの番地を指定する
--d:書き込むデータ
-出力ポート
--q:読み出し出したデータを出力する
**ブロックRAMの設計 [#c5194c07]
-入出力ポートは分散RAMと同じ
-同期書き込み・同期読み出しメモリ
**シミュレーション [#i0ad0fd5]
-分散RAMは、書き込み直後に値が出力される
-ブロックRAMでは、クロックに同期して値が出力される
----
#comment
ページ名: