春のプロジェクト2009/第10回
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[春のプロジェクト2009]]
*第10回 CPUの設計(1)基本アーキテクチャの設計[#kfd2cdec]
#contents
**0 目的[#webe4bf8]
-これまでに作成した五つのモジュール(カウンタ,ステートマシン,スタック,ALU,メモリ)を&br;構成要素としたTINYCPUを第10,11,12回で設計する。~
-今回はTINYCPUの構成の詳細について説明します。~
**1 TINYCPUのアーキテクチャ[#ad117f83]
-今回設計するTINYCPUは完全なスタック・アーキテクチャです。~
++演算やメモリとのデータのやりとりは、必ずスタック上で行われる。~
++一般のCPUが持つ汎用レジスタがない。~
-図1を参考にしてください。~
~
**2 TINYCPUの命令セット[#p1cbeb18]
-命令フォーマット~
++上位4ビット([15:12])を命令の種類。~
++下位12ビット([11:0])をオペランドI(2の補数)、オペランドA(符号なし2進数)。~
++算術論理演算の場合、下位5ビット([4:0])をALUの機能入力。~
-表1を参考にしてください。~
~
**3 TINYCPUのモジュール[#pe4ffbb3]
-表2を参考にしてください。~
~
**4 TINYCPUの制御線・制御線の論理[#va40a971]
-表3、4を参考にしてください。~
~
**5 次回予告[#sacf0f33]
-次回は今回の詳細をもとに、TINYCPUのVerilog HDLでの記述を行います。しっかり資料
を読んどいてください。~
~
-----------------------
提案、質問などあればお願いします。
#comment
終了行:
[[春のプロジェクト2009]]
*第10回 CPUの設計(1)基本アーキテクチャの設計[#kfd2cdec]
#contents
**0 目的[#webe4bf8]
-これまでに作成した五つのモジュール(カウンタ,ステートマシン,スタック,ALU,メモリ)を&br;構成要素としたTINYCPUを第10,11,12回で設計する。~
-今回はTINYCPUの構成の詳細について説明します。~
**1 TINYCPUのアーキテクチャ[#ad117f83]
-今回設計するTINYCPUは完全なスタック・アーキテクチャです。~
++演算やメモリとのデータのやりとりは、必ずスタック上で行われる。~
++一般のCPUが持つ汎用レジスタがない。~
-図1を参考にしてください。~
~
**2 TINYCPUの命令セット[#p1cbeb18]
-命令フォーマット~
++上位4ビット([15:12])を命令の種類。~
++下位12ビット([11:0])をオペランドI(2の補数)、オペランドA(符号なし2進数)。~
++算術論理演算の場合、下位5ビット([4:0])をALUの機能入力。~
-表1を参考にしてください。~
~
**3 TINYCPUのモジュール[#pe4ffbb3]
-表2を参考にしてください。~
~
**4 TINYCPUの制御線・制御線の論理[#va40a971]
-表3、4を参考にしてください。~
~
**5 次回予告[#sacf0f33]
-次回は今回の詳細をもとに、TINYCPUのVerilog HDLでの記述を行います。しっかり資料
を読んどいてください。~
~
-----------------------
提案、質問などあればお願いします。
#comment
ページ名: