三留/日誌/2009-01-28
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[三留/日誌]]
少し自分のために情報を整理
FPGAを用いたPCI Expressインターフェースのハードウェア構成は大きく分けて4つ。
-ブリッジ・チップ+FPGA
--PCIeの処理はブリッジ・チップが処理
--FPGA内部の回路設計が簡単
--ただしFPGAとブリッジ・チップの間にパラレル信号線が必要
--使えるのはx4まで。現在、この形式でx8のものはない。
-PHYチップ+FPGA
--物理層の一部の処理を専用のPHYチップで処理
--上位層での処理にはソフトマクロ(IPコア)が必要
--PHYチップとFPGAの間にパラレル信号線が必要
--広いリンク幅では使えない
-トランシーバ内蔵FPGA
--PHYチップの代わりにFPGAに内蔵してあるトランシーバで処理
--信号線が必要ないため広いリンク幅でも使える
--上位層での処理はソフトマクロが必須
-マクロ内蔵FPGA
--上位階層の処理もFPGA内部のハードマクロで処理
--高い
で、今使っているML555はVertex5を搭載している。~
Vertex5はマクロ内蔵FPGAに当たる。はず。~
問題になってるのは転送部分。~
DMAとPIOで大きいデータ(と言っても4KB)の転送で出来ない。~
今のところ考えられることは、ハードマクロの使い方が間違ってるか、b3ドライバが対応してないかのどちらか。~
回路はサンプルを使ってるから回路がおかしいということはないはず。~
多分、b3ドライバだとは思うんだどなー。~
断言が出来ない・・・。
終了行:
[[三留/日誌]]
少し自分のために情報を整理
FPGAを用いたPCI Expressインターフェースのハードウェア構成は大きく分けて4つ。
-ブリッジ・チップ+FPGA
--PCIeの処理はブリッジ・チップが処理
--FPGA内部の回路設計が簡単
--ただしFPGAとブリッジ・チップの間にパラレル信号線が必要
--使えるのはx4まで。現在、この形式でx8のものはない。
-PHYチップ+FPGA
--物理層の一部の処理を専用のPHYチップで処理
--上位層での処理にはソフトマクロ(IPコア)が必要
--PHYチップとFPGAの間にパラレル信号線が必要
--広いリンク幅では使えない
-トランシーバ内蔵FPGA
--PHYチップの代わりにFPGAに内蔵してあるトランシーバで処理
--信号線が必要ないため広いリンク幅でも使える
--上位層での処理はソフトマクロが必須
-マクロ内蔵FPGA
--上位階層の処理もFPGA内部のハードマクロで処理
--高い
で、今使っているML555はVertex5を搭載している。~
Vertex5はマクロ内蔵FPGAに当たる。はず。~
問題になってるのは転送部分。~
DMAとPIOで大きいデータ(と言っても4KB)の転送で出来ない。~
今のところ考えられることは、ハードマクロの使い方が間違ってるか、b3ドライバが対応してないかのどちらか。~
回路はサンプルを使ってるから回路がおかしいということはないはず。~
多分、b3ドライバだとは思うんだどなー。~
断言が出来ない・・・。
ページ名: