三留/日誌/2008-12-22
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[三留/日誌]]
*Reference designs [#eac62557]
**DDR2 Memory Test [#p4dff1cc]
-メモリに対してread/write、データを比較する。無限ループ。
**PCI/PCI-X [#jb6efba9]
-PCI/PCI-Xのパラレルバスインターフェース、Platform Flashのデータを読み込む。
**ICS-Controller [#nc64aea1]
**PCI Express [#ke8846e5]
-LogiCORE_Endpoint_Block_Plus_v1.2
--pcie_endpoint_plus_4lane_pio
--pcie_endpoint_plus_8lane_pio
-LogiCORE_Endpoint_Block_v1.3
--pcie_endpoint_4lane_memory_completer
--pcie_endpoint_8lane_memory_completer
-上記2つの違いはベースアドレス、1.3では64bitアドレス使っているため、ベースアドレスが2つ。
-その他(Virtex5用のリファレンスデザイン、Xilinxのホームページから)
--Programmed input output (PIO)
--Bus Mastering DMA for PCI Express solutions
明日中にはメモリテスト、PIO、DMAを試してみよう。
終了行:
[[三留/日誌]]
*Reference designs [#eac62557]
**DDR2 Memory Test [#p4dff1cc]
-メモリに対してread/write、データを比較する。無限ループ。
**PCI/PCI-X [#jb6efba9]
-PCI/PCI-Xのパラレルバスインターフェース、Platform Flashのデータを読み込む。
**ICS-Controller [#nc64aea1]
**PCI Express [#ke8846e5]
-LogiCORE_Endpoint_Block_Plus_v1.2
--pcie_endpoint_plus_4lane_pio
--pcie_endpoint_plus_8lane_pio
-LogiCORE_Endpoint_Block_v1.3
--pcie_endpoint_4lane_memory_completer
--pcie_endpoint_8lane_memory_completer
-上記2つの違いはベースアドレス、1.3では64bitアドレス使っているため、ベースアドレスが2つ。
-その他(Virtex5用のリファレンスデザイン、Xilinxのホームページから)
--Programmed input output (PIO)
--Bus Mastering DMA for PCI Express solutions
明日中にはメモリテスト、PIO、DMAを試してみよう。
ページ名: