三浦/Network on Chip
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[三浦]]
*Network on Chip(NoC) [#tcd09cd0]
**Research [#n50c77df]
Parametrized NoC Architecture for Broad Design Space Exploration(仮)~
Design and Preliminary evaluation of Parametrizable NoC Architecture(PNoC) for MCSoC Generation and Design Space Exploration(FAN 2009)~
Parameterizable NoC design (決定?)
-ようはルーターの設計?
--実際はトラフィック解析のモジュールの設計。モニタリング・ユニット。
-reconfigurable とか Adaptive 等の単語があった。再構成性も視野に入れるのか?
-B4でルーターの設計。MasterでConnection Designらしい。
**Abstruct [#kb88f698]
(FAN2009)~
Network-on-Chip (NoC) interconnections have been proposed to overcome the problems associated with long wires used in chip wide communications. They support asynchronous transfer of communication between cores within multicore systems-on-chips (MCSoCs). The design of such architectures is crucial for achieving high performance and energy efficient systems. However, the effectiveness of NoC based design depends on the adopted design methodology.~
Automatic design approach is highly desirable to increase system design productivity. We present and efficient design methodology and design results of a parametrizable Network-on-Chip (PNoC) architecture targeted for fast MCSoC generation and design space exploration. We present hardware design and prototyping results in a fair amount of details. We also used various benchmark programs to evaluate the performance of our smart router architecture.
(PARTHENON2009)~
現在のマルチコア・システムオンチップ(MCSoC) は並列処理を必要とするアプリケーションを高速に
実行することができる。バス型アーキテクチャで規模の大きいシステムを設計すると様々な問題や限界があるが、
Network-on-Chip(NoC) はその多くを軽減することができる。NoC は固定あるいはアドホックなトポロジを有してい
るため、この機能検証はシステムの正確性や性能を評価するのに必要である。この論文では、MCSoC とNoC を融合
した、フレキシブルな評価環境を提案する。本評価環境は少ないパラメータの変更で、広範囲のNoC による解決法
の探索、評価、比較を行うことができ、FPGA 上に実装することができる。この評価方法により、設計者は多彩な解
決法を探索できると同時に、性能を評価することができる。今回はAltera 社StratixIII 向けにバッファサイズ、ペイ
ロードサイズ、及びトポロジの変更した回路を生成し、論理合成ができることを確認した。
**Steps [#c8b3a2b0]
-Studying all components
--Router
--Buffer&Virtual channel
--Arbiter
--Topology
--Routing
---[[まとめページ>三浦/Network on Chip/Components of NoC]]
-Understunding OASIS NoC verilog source code
--[[まとめページ>三浦/Network on Chip/OASIS]]
-Designing PNoC
-Simulation
終了行:
[[三浦]]
*Network on Chip(NoC) [#tcd09cd0]
**Research [#n50c77df]
Parametrized NoC Architecture for Broad Design Space Exploration(仮)~
Design and Preliminary evaluation of Parametrizable NoC Architecture(PNoC) for MCSoC Generation and Design Space Exploration(FAN 2009)~
Parameterizable NoC design (決定?)
-ようはルーターの設計?
--実際はトラフィック解析のモジュールの設計。モニタリング・ユニット。
-reconfigurable とか Adaptive 等の単語があった。再構成性も視野に入れるのか?
-B4でルーターの設計。MasterでConnection Designらしい。
**Abstruct [#kb88f698]
(FAN2009)~
Network-on-Chip (NoC) interconnections have been proposed to overcome the problems associated with long wires used in chip wide communications. They support asynchronous transfer of communication between cores within multicore systems-on-chips (MCSoCs). The design of such architectures is crucial for achieving high performance and energy efficient systems. However, the effectiveness of NoC based design depends on the adopted design methodology.~
Automatic design approach is highly desirable to increase system design productivity. We present and efficient design methodology and design results of a parametrizable Network-on-Chip (PNoC) architecture targeted for fast MCSoC generation and design space exploration. We present hardware design and prototyping results in a fair amount of details. We also used various benchmark programs to evaluate the performance of our smart router architecture.
(PARTHENON2009)~
現在のマルチコア・システムオンチップ(MCSoC) は並列処理を必要とするアプリケーションを高速に
実行することができる。バス型アーキテクチャで規模の大きいシステムを設計すると様々な問題や限界があるが、
Network-on-Chip(NoC) はその多くを軽減することができる。NoC は固定あるいはアドホックなトポロジを有してい
るため、この機能検証はシステムの正確性や性能を評価するのに必要である。この論文では、MCSoC とNoC を融合
した、フレキシブルな評価環境を提案する。本評価環境は少ないパラメータの変更で、広範囲のNoC による解決法
の探索、評価、比較を行うことができ、FPGA 上に実装することができる。この評価方法により、設計者は多彩な解
決法を探索できると同時に、性能を評価することができる。今回はAltera 社StratixIII 向けにバッファサイズ、ペイ
ロードサイズ、及びトポロジの変更した回路を生成し、論理合成ができることを確認した。
**Steps [#c8b3a2b0]
-Studying all components
--Router
--Buffer&Virtual channel
--Arbiter
--Topology
--Routing
---[[まとめページ>三浦/Network on Chip/Components of NoC]]
-Understunding OASIS NoC verilog source code
--[[まとめページ>三浦/Network on Chip/OASIS]]
-Designing PNoC
-Simulation
ページ名: