黒田・奥山研究室/全体ミーティング/2014年1月20日(月)
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[黒田・奥山研究室/全体ミーティング]]
*参加者(全員) [#occ350f7]
:議長|原口
:記録|石黒
:出席者|原口 小林 石黒 大内 本郷 長谷川 馬場 中村 伊藤 加治 佐藤T 佐藤Y 橋本
:欠席者(理由も)|
速水(体調不良)
*発表 [#te2c7780]
**小林 [#l63a28d7]
パルテノン研究会で発表した内容
***NSLを用いた浮動小数点演算回路とPCI Expressインターフェイスの接続実験 [#a6ce6fb7]
+
++ハードウェアによる高速化(ソフトウェアのボトルネックの回路化, RC,RD(FPGA))
++FPGAコンピューティングの実現方法[PCプログラム]-[通信回路]-[FPGA内演算回路] の三個
++[通信回路]を高速化しなければならない
++高速転送に対応した回路の設計(PCIeを使う)
++浮動小数点演算(数値演算の大部分を占める)の回路をインターフェイスに入れてしまう
++FPGAコンピューティングに必要な要素(FPGA制御回路内に浮動小数点演算回路FloPoCoを置く)
++浮動小数点演算器とIFの接続実験
+実験環境
++PCIe IF フレームワークの概要(HostPCの回路制御プログラム, アプリケーション回路)
++FloPoCo(浮動小数点演算器生成プログラム。コマンドラインプログラム。VHDLコードとして生成)
++FloPoCoによる演算器生成の例
+接続実験
++演算システムの概略
++演算システムの構築フロー(FloPocoによる浮動小数点演算器の生成, NSLで制御回路の作成・接続, SOPCビルダーでのオンボードシステムの構築, 論理合成Quartus, ユーザプログラムの作成)
++ 演算回路の概要(ブロック図。浮動小数点演算器, 制御回路, IFからの入出力を制御, Avalon-MMへのインターフェイス)
++ 演算器・制御回路の接続(AvalonバスからのInput, 演算器からのOutput タイミング制御の必要性)
++ ユーザAPIでの制御(HostPC - FPGA)
+動作確認と考察
++ 動作環境(NSL CORE, FloPoCo, Quqrtus Nios II, Visual Studio, Windriver)
++ 動作確認
++ 考察(NSLの制御記述回路, モジュール間ハンドシェイクの可読性が良い。パイプライン回路のタイミング制御 Procedure構文による可読性の向上。他のHDLの接続はInterface宣言で容易にできる、クロック/リセット接続の扱いで注意)
++ まとめ(NSL固有の機能の利用)
質問
- ハンドシェイク?
-- 送って良いかどうかの確認
- clk, rstの扱いはNSLはどのように違うか
-- NSLはclk/rstを宣言しない。書きやすく感じる。他のHDLのモジュールをInterface宣言で呼び出せるがそのときはp_reset,n_clockを自分で渡さなければならない。ここでかなりハマった。
**タイミング制御とNSLの話 [#l2555dd2]
- 先生から: ディベートではなくディスカッションをする。良いアイディアを出すために行う。そのためには劣るアイディアが否定されるかもしれない事を合意しておく。技術者の価値を上げるために、議論の場では聞くだけではなく参加する事。
*次回ミーティング日程:1月27日 [#o71256ce]
-次回議長: 加治
-次回記録: 本郷
-内容
-- 宿題発表
-- B4進捗
* 決定事項の確認, タスクの分配(ミーティング後に記録係) [#j28d9942]
**宿題M1, B3 [#g616904c]
- NSLのループ処理を書いてくる
- ルール
+ 浮動小数点a(32bit),b(32bit)をかけ算して、計算結果をbに入れ直す
+ 計算結果がある数を超えたらループを終える
+ ループ回数を返す
終了行:
[[黒田・奥山研究室/全体ミーティング]]
*参加者(全員) [#occ350f7]
:議長|原口
:記録|石黒
:出席者|原口 小林 石黒 大内 本郷 長谷川 馬場 中村 伊藤 加治 佐藤T 佐藤Y 橋本
:欠席者(理由も)|
速水(体調不良)
*発表 [#te2c7780]
**小林 [#l63a28d7]
パルテノン研究会で発表した内容
***NSLを用いた浮動小数点演算回路とPCI Expressインターフェイスの接続実験 [#a6ce6fb7]
+
++ハードウェアによる高速化(ソフトウェアのボトルネックの回路化, RC,RD(FPGA))
++FPGAコンピューティングの実現方法[PCプログラム]-[通信回路]-[FPGA内演算回路] の三個
++[通信回路]を高速化しなければならない
++高速転送に対応した回路の設計(PCIeを使う)
++浮動小数点演算(数値演算の大部分を占める)の回路をインターフェイスに入れてしまう
++FPGAコンピューティングに必要な要素(FPGA制御回路内に浮動小数点演算回路FloPoCoを置く)
++浮動小数点演算器とIFの接続実験
+実験環境
++PCIe IF フレームワークの概要(HostPCの回路制御プログラム, アプリケーション回路)
++FloPoCo(浮動小数点演算器生成プログラム。コマンドラインプログラム。VHDLコードとして生成)
++FloPoCoによる演算器生成の例
+接続実験
++演算システムの概略
++演算システムの構築フロー(FloPocoによる浮動小数点演算器の生成, NSLで制御回路の作成・接続, SOPCビルダーでのオンボードシステムの構築, 論理合成Quartus, ユーザプログラムの作成)
++ 演算回路の概要(ブロック図。浮動小数点演算器, 制御回路, IFからの入出力を制御, Avalon-MMへのインターフェイス)
++ 演算器・制御回路の接続(AvalonバスからのInput, 演算器からのOutput タイミング制御の必要性)
++ ユーザAPIでの制御(HostPC - FPGA)
+動作確認と考察
++ 動作環境(NSL CORE, FloPoCo, Quqrtus Nios II, Visual Studio, Windriver)
++ 動作確認
++ 考察(NSLの制御記述回路, モジュール間ハンドシェイクの可読性が良い。パイプライン回路のタイミング制御 Procedure構文による可読性の向上。他のHDLの接続はInterface宣言で容易にできる、クロック/リセット接続の扱いで注意)
++ まとめ(NSL固有の機能の利用)
質問
- ハンドシェイク?
-- 送って良いかどうかの確認
- clk, rstの扱いはNSLはどのように違うか
-- NSLはclk/rstを宣言しない。書きやすく感じる。他のHDLのモジュールをInterface宣言で呼び出せるがそのときはp_reset,n_clockを自分で渡さなければならない。ここでかなりハマった。
**タイミング制御とNSLの話 [#l2555dd2]
- 先生から: ディベートではなくディスカッションをする。良いアイディアを出すために行う。そのためには劣るアイディアが否定されるかもしれない事を合意しておく。技術者の価値を上げるために、議論の場では聞くだけではなく参加する事。
*次回ミーティング日程:1月27日 [#o71256ce]
-次回議長: 加治
-次回記録: 本郷
-内容
-- 宿題発表
-- B4進捗
* 決定事項の確認, タスクの分配(ミーティング後に記録係) [#j28d9942]
**宿題M1, B3 [#g616904c]
- NSLのループ処理を書いてくる
- ルール
+ 浮動小数点a(32bit),b(32bit)をかけ算して、計算結果をbに入れ直す
+ 計算結果がある数を超えたらループを終える
+ ループ回数を返す
ページ名: