原口/春プロ/第1回
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[原口/春プロ]]
*第1回 全加算器を設計してみよう [#s2a1cd46]
**モジュール宣言(例) [#ued5862f]
-module fa(a,b,cin,s,cout);
**ポート宣言 [#j8d77135]
-input hogehoge;
-output hogehoge;
**ネット宣言 [#q0a507d7]
-wire hogehoge;
**モジュールの終わり [#kdf4adf6]
-endmodule
**assign文 [#qa58f10c]
-assign s=a^b^cin;
-統合の右辺にある式の評価値が左辺のネットに継続的に書き込まれ続けることを意味する
**ビット演算子 [#g1793d2e]
| 記号 | 説明 |
| ~ |NOT(ビット反転)|
| & |AND(ビット積)|
|||OR(ビット和)|
| ^ |XOR(ビット排他的論理和)|
| ~^ |XNOR(ビット排他的否定論理和)|
終了行:
[[原口/春プロ]]
*第1回 全加算器を設計してみよう [#s2a1cd46]
**モジュール宣言(例) [#ued5862f]
-module fa(a,b,cin,s,cout);
**ポート宣言 [#j8d77135]
-input hogehoge;
-output hogehoge;
**ネット宣言 [#q0a507d7]
-wire hogehoge;
**モジュールの終わり [#kdf4adf6]
-endmodule
**assign文 [#qa58f10c]
-assign s=a^b^cin;
-統合の右辺にある式の評価値が左辺のネットに継続的に書き込まれ続けることを意味する
**ビット演算子 [#g1793d2e]
| 記号 | 説明 |
| ~ |NOT(ビット反転)|
| & |AND(ビット積)|
|||OR(ビット和)|
| ^ |XOR(ビット排他的論理和)|
| ~^ |XNOR(ビット排他的否定論理和)|
ページ名: