吉田/日誌/2009-05-27
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[吉田>吉田]]/[[日誌>吉田/日誌]]
&size(18){夜はー自己嫌悪で忙しいー。};
はんせいぶーん。~
>現状課題(2009/05/27 2:17)
-RPR2009。1.1、2.10-11-12。ズレ込みそう。~
-並列バケットソートプログラム。やっつけの予感。~
-2DCDPの引き継ぎCELLプログラムを解して並べて揃えて晒す。~
--とりあえずエミュで。~
>今日と昨日の何か。~
仮眠明け。RPR2.10。~
''2.10 - ここまでのまとめ:Pen4について''
なんちゃら。~
=Pen4の機能解析=
-分岐予測により高パフォーマンスを。
-パフォはメモリシステムにもガチ依存。
-だが動的スケジューリングと大量ロードストアがキャッシュミスのレイテンシを隠している。
-クロックレート3.2GHzはL2キャッシュミスの復帰時間をキュー埋めのストールにあてることで出している。
-分岐予測、キャッシュミスは重要なとこだからこの辺を重点的に。
-ここでは SPEC INT2000, FP benchmarks + パフォモニタ用Pen4を使用。
-使用プロセッサは Pen4 640 (クロック3.2GHz, システムバス800MHz, DDR2 DRAM 667MHz)
-図2.28:1000命令中の全予測ミスにおける分岐予測ミスの割合を示す。
--パイプライン・パフォーマンスの観点から、何が分岐予測ミスの要因なのか。
--一般に、FPベンチとINTベンチを比べると後者の方が分岐命令の割合が多い。
--当然?予測的中率も前者が上。FPに比べ、INTは8倍ミスってあらせられる。
---(何?整数型って駄目な子なワケ?)
-分岐予測プロセッサにとって予測精度は命。
--予測ミスは復帰時間と誤動作分のエナジーが無駄に。
-図2.29:予測ミスったuopsの割合。
-推測ミス率と予測ミス率が見た目ほぼ等しいことに気付く。・・・?
--speculation:推測、prediction:予測、・・・え、違いは?
--推察用のソースを持っているか否か、か?
-キャッシュミスのパフォに与える影響。
--SPEC benchmarks ではほとんど空気。
-L1L2のミスのほうが重大。
--図2.30:10個のベンチ各々のL1L2のミスレート。
--L1ミスはL2ミスの14倍とか。ミスペナはL2のほうがちょっと大きい。
--u-archがデカいミス時間を隠せるのはL2がL1ほどパフォに影響しないから(?
---特に mcf と swim。
-実際問題予測ミスやキャッシュミスがどうパフォに影響するか。
--図2.31:CPIが10個のSPEC CPU2000ベンチに与える影響。
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
''2.11 - 問題点・注意点''
''2.12 - 総括''
#comment
__________________________________________________________________________________
#comment
終了行:
[[吉田>吉田]]/[[日誌>吉田/日誌]]
&size(18){夜はー自己嫌悪で忙しいー。};
はんせいぶーん。~
>現状課題(2009/05/27 2:17)
-RPR2009。1.1、2.10-11-12。ズレ込みそう。~
-並列バケットソートプログラム。やっつけの予感。~
-2DCDPの引き継ぎCELLプログラムを解して並べて揃えて晒す。~
--とりあえずエミュで。~
>今日と昨日の何か。~
仮眠明け。RPR2.10。~
''2.10 - ここまでのまとめ:Pen4について''
なんちゃら。~
=Pen4の機能解析=
-分岐予測により高パフォーマンスを。
-パフォはメモリシステムにもガチ依存。
-だが動的スケジューリングと大量ロードストアがキャッシュミスのレイテンシを隠している。
-クロックレート3.2GHzはL2キャッシュミスの復帰時間をキュー埋めのストールにあてることで出している。
-分岐予測、キャッシュミスは重要なとこだからこの辺を重点的に。
-ここでは SPEC INT2000, FP benchmarks + パフォモニタ用Pen4を使用。
-使用プロセッサは Pen4 640 (クロック3.2GHz, システムバス800MHz, DDR2 DRAM 667MHz)
-図2.28:1000命令中の全予測ミスにおける分岐予測ミスの割合を示す。
--パイプライン・パフォーマンスの観点から、何が分岐予測ミスの要因なのか。
--一般に、FPベンチとINTベンチを比べると後者の方が分岐命令の割合が多い。
--当然?予測的中率も前者が上。FPに比べ、INTは8倍ミスってあらせられる。
---(何?整数型って駄目な子なワケ?)
-分岐予測プロセッサにとって予測精度は命。
--予測ミスは復帰時間と誤動作分のエナジーが無駄に。
-図2.29:予測ミスったuopsの割合。
-推測ミス率と予測ミス率が見た目ほぼ等しいことに気付く。・・・?
--speculation:推測、prediction:予測、・・・え、違いは?
--推察用のソースを持っているか否か、か?
-キャッシュミスのパフォに与える影響。
--SPEC benchmarks ではほとんど空気。
-L1L2のミスのほうが重大。
--図2.30:10個のベンチ各々のL1L2のミスレート。
--L1ミスはL2ミスの14倍とか。ミスペナはL2のほうがちょっと大きい。
--u-archがデカいミス時間を隠せるのはL2がL1ほどパフォに影響しないから(?
---特に mcf と swim。
-実際問題予測ミスやキャッシュミスがどうパフォに影響するか。
--図2.31:CPIが10個のSPEC CPU2000ベンチに与える影響。
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
''2.11 - 問題点・注意点''
''2.12 - 総括''
#comment
__________________________________________________________________________________
#comment
ページ名: