伊藤(翔)/春プロジェクト
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[伊藤(翔)]]
*金曜3限 [#x5297418]
**2012-02-16 [#l9db7fde]
-NC-Verilogの環境設定とサンプルの実行
-Icarus Verilogの環境設定と確認
***テストベンチの記述方法 [#y2cff152]
-Verilog HDL記述は「モジュール」とよばれる、入力ポートと出力ポートをもつひとまとまりの回路で構成される。
モジュールはモジュール宣言moduleで始まり、endmoduleで終わる。
-inputはそれぞれが入力ポートであることを意味するポート宣言。
-outputはそれぞれが出力ポートであることを意味するポート宣言。
-wireとそれにつづくピンはそれらがモジュール内部のネット(信号線)であることを宣言している。ネットが入力ポートまたは出力ポートでもある場合、wire文によるネット宣言は省略可能。
-assign文は等号の右辺にある式の評価値が、左辺のネットに継続的に書き込まれ続けることを意味する。
**2012-02-24 [#p7b802b7]
***assign文とalways文 [#h86dbc84]
always文は@(...)という形で始まり、括弧の中はイベントリストとよばれる。
**2012-03-02 [#c75bd4fd]
***第3回 [#f6daa1dc]
***マルチプレクサ [#fd059883]
3入力マルチプレクサは、1ビットの入力ポートa,b,cと2ビットの入力ポートf, 1ビットの出力ポートsをもつ。入力fは選択入力として機能し、fが"00"のとき、出力ポートsからはaに入力されている値が出力される。fには"11"が入力されることはなく、されたとしても、sから出力される値はなんでも良いものとする。
***第4回 [#k929471c]
フリップフロップとカウンタ
***フリップフロップの設計 [#i0b219e4]
always文のイベントリストはposedge clkとnegedge resetからなる。posedgeは立ち上がり、negedgeは立ち下りを意味する。
-posedge clkとnegedge resetが同時に発生した場合
--イベント発生後のresetは0なのでq <= 0 が実行され、出力値は0になる
-posedge clkのみ発生した場合
--resetが0のとき、出力値は0になる。
--resetが1ならば、q <= dが実行され、入力をラッチする。
-negedge resetのみ発生した場合
--resetは0なのでclkの値に関係なく、出力値は0にリセットされる。
-イベントが発生しない場合
--qに値が代入されないので、qの値は保持される。
**2012-03-09 [#x7c17f6f]
***第4回 [#ub1f5efa]
ステートマシン
***CPUの基本動作 [#l60b6c32]
-命令フェッチ
--メモリに格納されている機械語命令を取り出す
-命令実行
--取り出した機械語命令を実行する。
***第5回 [#d1151799]
スタックの設計
終了行:
[[伊藤(翔)]]
*金曜3限 [#x5297418]
**2012-02-16 [#l9db7fde]
-NC-Verilogの環境設定とサンプルの実行
-Icarus Verilogの環境設定と確認
***テストベンチの記述方法 [#y2cff152]
-Verilog HDL記述は「モジュール」とよばれる、入力ポートと出力ポートをもつひとまとまりの回路で構成される。
モジュールはモジュール宣言moduleで始まり、endmoduleで終わる。
-inputはそれぞれが入力ポートであることを意味するポート宣言。
-outputはそれぞれが出力ポートであることを意味するポート宣言。
-wireとそれにつづくピンはそれらがモジュール内部のネット(信号線)であることを宣言している。ネットが入力ポートまたは出力ポートでもある場合、wire文によるネット宣言は省略可能。
-assign文は等号の右辺にある式の評価値が、左辺のネットに継続的に書き込まれ続けることを意味する。
**2012-02-24 [#p7b802b7]
***assign文とalways文 [#h86dbc84]
always文は@(...)という形で始まり、括弧の中はイベントリストとよばれる。
**2012-03-02 [#c75bd4fd]
***第3回 [#f6daa1dc]
***マルチプレクサ [#fd059883]
3入力マルチプレクサは、1ビットの入力ポートa,b,cと2ビットの入力ポートf, 1ビットの出力ポートsをもつ。入力fは選択入力として機能し、fが"00"のとき、出力ポートsからはaに入力されている値が出力される。fには"11"が入力されることはなく、されたとしても、sから出力される値はなんでも良いものとする。
***第4回 [#k929471c]
フリップフロップとカウンタ
***フリップフロップの設計 [#i0b219e4]
always文のイベントリストはposedge clkとnegedge resetからなる。posedgeは立ち上がり、negedgeは立ち下りを意味する。
-posedge clkとnegedge resetが同時に発生した場合
--イベント発生後のresetは0なのでq <= 0 が実行され、出力値は0になる
-posedge clkのみ発生した場合
--resetが0のとき、出力値は0になる。
--resetが1ならば、q <= dが実行され、入力をラッチする。
-negedge resetのみ発生した場合
--resetは0なのでclkの値に関係なく、出力値は0にリセットされる。
-イベントが発生しない場合
--qに値が代入されないので、qの値は保持される。
**2012-03-09 [#x7c17f6f]
***第4回 [#ub1f5efa]
ステートマシン
***CPUの基本動作 [#l60b6c32]
-命令フェッチ
--メモリに格納されている機械語命令を取り出す
-命令実行
--取り出した機械語命令を実行する。
***第5回 [#d1151799]
スタックの設計
ページ名: